ARM: tegra: clock: Clean up tegra11 and tegra14
Kaz Fukuoka [Tue, 8 Jan 2013 00:31:14 +0000 (16:31 -0800)]
Now that tegra14_clocks.c is forked out from tegra11_clocks.c,
clean up unnecessary conditionals.

Change-Id: Ic5ffa73f00684b69fdb0d51f26717d433db9ce1e
Signed-off-by: Kaz Fukuoka <kfukuoka@nvidia.com>
Reviewed-on: http://git-master/r/189346
Reviewed-by: Varun Colbert <vcolbert@nvidia.com>
Tested-by: Varun Colbert <vcolbert@nvidia.com>

arch/arm/mach-tegra/tegra11_clocks.c

index 6a2daf8..67a9f15 100644 (file)
@@ -950,31 +950,6 @@ static struct clk_ops tegra_super_ops = {
        .set_rate               = tegra11_super_clk_set_rate,
 };
 
-#if defined(CONFIG_ARCH_TEGRA_14x_SOC)
-static int tegra14_twd_clk_set_rate(struct clk *c, unsigned long rate)
-{
-       /* The input value 'rate' is the clock rate of the CPU complex. */
-       c->rate = (rate * c->mul) / c->div;
-       return 0;
-}
-
-static struct clk_ops tegra14_twd_ops = {
-       .set_rate       = tegra14_twd_clk_set_rate,
-};
-
-static struct clk tegra14_clk_twd = {
-       /* NOTE: The twd clock must have *NO* parent. It's rate is directly
-                updated by tegra3_cpu_cmplx_clk_set_rate() because the
-                frequency change notifer for the twd is called in an
-                atomic context which cannot take a mutex. */
-       .name     = "twd",
-       .ops      = &tegra14_twd_ops,
-       .max_rate = 1400000000, /* Same as tegra_clk_cpu_cmplx.max_rate */
-       .mul      = 1,
-       .div      = 2,
-};
-#endif
-
 /* virtual cpu clock functions */
 /* some clocks can not be stopped (cpu, memory bus) while the SoC is running.
    To change the frequency of these clocks, the parent pll may need to be
@@ -2588,10 +2563,8 @@ static void pllx_set_defaults(struct clk *c, unsigned long input_rate)
        val = clk_readl(c->reg + PLL_MISCN(c, 3));
        if (c->state == ON) {
 #ifndef CONFIG_TEGRA_SIMULATION_PLATFORM
-#ifndef CONFIG_ARCH_TEGRA_14x_SOC
                BUG_ON(val & PLLX_MISC3_IDDQ);
 #endif
-#endif
        } else {
                val |= PLLX_MISC3_IDDQ;
                clk_writel(val, c->reg + PLL_MISCN(c, 3));
@@ -5641,15 +5614,9 @@ static struct clk tegra_sync_source_list[] = {
 };
 
 static struct clk_mux_sel mux_d_audio_clk[] = {
-#if defined(CONFIG_ARCH_TEGRA_14x_SOC)
-       { .input = &tegra_pll_a_out0,           .value = 0x0001},
-       { .input = &tegra_pll_p,                .value = 0x8001},
-       { .input = &tegra_clk_m,                .value = 0xc001},
-#else
        { .input = &tegra_pll_a_out0,           .value = 0},
        { .input = &tegra_pll_p,                .value = 0x8000},
        { .input = &tegra_clk_m,                .value = 0xc000},
-#endif
        { .input = &tegra_sync_source_list[0],  .value = 0xE000},
        { .input = &tegra_sync_source_list[1],  .value = 0xE001},
        { .input = &tegra_sync_source_list[2],  .value = 0xE002},
@@ -6606,9 +6573,6 @@ struct clk_duplicate tegra_clk_duplicates[] = {
        CLK_DUPLICATE("cpu_g", "tegra_cl_dvfs", "safe_dvfs"),
        CLK_DUPLICATE("host1x", "tegra_host1x", "host1x"),
        CLK_DUPLICATE("epp.cbus", "tegra_isp", "epp"),
-#if defined(CONFIG_ARCH_TEGRA_14x_SOC)
-       CLK_DUPLICATE("twd", "smp_twd", NULL),
-#endif
 };
 
 struct clk *tegra_ptr_clks[] = {
@@ -6658,9 +6622,6 @@ struct clk *tegra_ptr_clks[] = {
        &tegra_clk_cop,
        &tegra_clk_sbus_cmplx,
        &tegra_clk_emc,
-#if defined(CONFIG_ARCH_TEGRA_14x_SOC)
-       &tegra14_clk_twd,
-#endif
 #ifdef CONFIG_TEGRA_DUAL_CBUS
        &tegra_clk_c2bus,
        &tegra_clk_c3bus,