ARM: Tegra12: DVFS: Add mselect entry in dvfs table
Krishna Sitaraman [Mon, 11 Nov 2013 18:30:52 +0000 (10:30 -0800)]
Bug 1342499

Change-Id: I3017b7f23a5552085c39205becc411024f1942a9
Signed-off-by: Krishna Sitaraman <ksitaraman@nvidia.com>
Reviewed-on: http://git-master/r/329043
Reviewed-by: Chao Xu <cxu@nvidia.com>
Tested-by: Chao Xu <cxu@nvidia.com>

arch/arm/mach-tegra/tegra12_clocks.c
arch/arm/mach-tegra/tegra12_dvfs.c

index d1b1784..1ad58b5 100644 (file)
@@ -7954,7 +7954,7 @@ struct clk tegra_list_clks[] = {
        PERIPH_CLK("pcie",      "tegra-pcie",           "pcie", 70,     0,      250000000, mux_clk_m,                   0),
        PERIPH_CLK("afi",       "tegra-pcie",           "afi",  72,     0,      250000000, mux_clk_m,                   0),
        PERIPH_CLK("se",        "se",                   NULL,   127,    0x42c,  600000000, mux_pllp_pllc2_c_c3_pllm_clkm,       MUX | DIV_U71 | DIV_U71_INT | PERIPH_ON_APB),
-       PERIPH_CLK("mselect",   "mselect",              NULL,   99,     0x3b4,  102000000, mux_pllp_clkm,               MUX | DIV_U71 | DIV_U71_INT),
+       PERIPH_CLK("mselect",   "mselect",              NULL,   99,     0x3b4,  408000000, mux_pllp_clkm,               MUX | DIV_U71 | DIV_U71_INT),
        PERIPH_CLK("cl_dvfs_ref", "tegra_cl_dvfs",      "ref",  155,    0x62c,  54000000,  mux_pllp_clkm,               MUX | DIV_U71 | DIV_U71_INT | PERIPH_ON_APB),
        PERIPH_CLK("cl_dvfs_soc", "tegra_cl_dvfs",      "soc",  155,    0x630,  54000000,  mux_pllp_clkm,               MUX | DIV_U71 | DIV_U71_INT | PERIPH_ON_APB),
        PERIPH_CLK("soc_therm", "soc_therm",            NULL,   78,     0x644,  136000000, mux_pllm_pllc_pllp_plla_v2,  MUX | DIV_U71 | PERIPH_ON_APB),
index 7ab00e9..84f1842 100644 (file)
@@ -303,6 +303,7 @@ static struct dvfs core_dvfs_table[] = {
        CORE_DVFS("nor",    -1, -1, 1, KHZ,   102000, 102000, 102000, 102000,  102000, 102000, 102000, 102000),
 
        CORE_DVFS("pciex",  -1,  -1, 1, KHZ,  250000, 250000, 250000, 500000,  500000, 500000, 500000, 500000),
+        CORE_DVFS("mselect", -1, -1, 1, KHZ,  102000, 102000, 204000, 204000,  408000, 408000, 408000, 408000),
 
        /*
         * The clock rate for the display controllers that determines the