dt-bindings: t210: Add powergate-ids
Sumit Singh [Fri, 3 Apr 2015 05:38:44 +0000 (10:38 +0530)]
Create a header file that contains the powergate-ids
of different powergate partitions.

Bug 200105664

Change-Id: I658fba51f0aee640311572d4d2683356c06065db
Signed-off-by: Sumit Singh <sumsingh@nvidia.com>
Reviewed-on: http://git-master/r/727338
Reviewed-by: Automatic_Commit_Validation_User
Reviewed-by: Prashant Gaikwad <pgaikwad@nvidia.com>
Reviewed-by: Arto Merilainen <amerilainen@nvidia.com>
Reviewed-by: Bharat Nihalani <bnihalani@nvidia.com>

include/dt-bindings/soc/nvidia,tegra210-powergate.h [new file with mode: 0644]

diff --git a/include/dt-bindings/soc/nvidia,tegra210-powergate.h b/include/dt-bindings/soc/nvidia,tegra210-powergate.h
new file mode 100644 (file)
index 0000000..042fc84
--- /dev/null
@@ -0,0 +1,47 @@
+/*
+ * Copyright (c) 2015, NVIDIA CORPORATION.  All rights reserved.
+ *
+ * This program is free software; you can redistribute it and/or modify it
+ * under the terms and conditions of the GNU General Public License,
+ * version 2, as published by the Free Software Foundation.
+ *
+ * This program is distributed in the hope it will be useful, but WITHOUT
+ * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
+ * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
+ * more details.
+ * You should have received a copy of the GNU General Public License
+ * along with this program.  If not, see <http://www.gnu.org/licenses/>.
+ */
+
+#ifndef _DT_BINDINGS_SOC_TEGRA210_POWERGATE_ID_H
+#define _DT_BINDINGS_SOC_TEGRA210_POWERGATE_ID_H
+
+#define TEGRA_POWERGATE_CRAIL  0
+#define TEGRA_POWERGATE_GPU    1
+#define TEGRA_POWERGATE_VENC   2
+#define TEGRA_POWERGATE_VE     TEGRA_POWERGATE_VENC
+#define TEGRA_POWERGATE_PCIE   3
+#define TEGRA_POWERGATE_VDEC   4
+#define TEGRA_POWERGATE_L2     5
+#define TEGRA_POWERGATE_MPE    6
+#define TEGRA_POWERGATE_NVENC  TEGRA_POWERGATE_MPE
+#define TEGRA_POWERGATE_HEG    7
+#define TEGRA_POWERGATE_SATA   8
+#define TEGRA_POWERGATE_CPU1   9
+#define TEGRA_POWERGATE_CPU2   10
+#define TEGRA_POWERGATE_CPU3   11
+#define TEGRA_POWERGATE_3D1    13
+#define TEGRA_POWERGATE_CPU0   14
+#define TEGRA_POWERGATE_SOR    17
+#define TEGRA_POWERGATE_DISA   18
+#define TEGRA_POWERGATE_DISB   19
+#define TEGRA_POWERGATE_XUSBA  20
+#define TEGRA_POWERGATE_XUSBB  21
+#define TEGRA_POWERGATE_XUSBC  22
+#define TEGRA_POWERGATE_VIC    23
+#define TEGRA_POWERGATE_NVDEC  25
+#define TEGRA_POWERGATE_NVJPG  26
+#define TEGRA_POWERGATE_APE    27
+#define TEGRA_POWERGATE_VE2    29
+
+#endif