ARM: Tegra: Use relaxed register access
Antti P Miettinen [Fri, 7 Dec 2012 21:32:42 +0000 (23:32 +0200)]
No need to include heavy barriers for register access.

Change-Id: I55c664e196ec02a352b705a528882797169a1309
Signed-off-by: Antti P Miettinen <amiettinen@nvidia.com>
Reviewed-on: http://git-master/r/169492
Reviewed-by: Harshada Kale <hkale@nvidia.com>
Tested-by: Harshada Kale <hkale@nvidia.com>

arch/arm/mach-tegra/flowctrl.c
arch/arm/mach-tegra/powergate.c

index ffaa286..cb17e20 100644 (file)
@@ -43,7 +43,7 @@ static void flowctrl_update(u8 offset, u32 value)
 {
        void __iomem *addr = IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + offset;
 
-       writel(value, addr);
+       writel_relaxed(value, addr);
 
        /* ensure the update has reached the flow controller */
        wmb();
index d66e32c..21d9d4b 100644 (file)
@@ -334,7 +334,7 @@ static u32 mipi_cal_read(unsigned long reg)
 
 static void mipi_cal_write(u32 val, unsigned long reg)
 {
-       writel(val, mipi_cal + reg);
+       writel_relaxed(val, mipi_cal + reg);
 }
 
 static void __iomem *clk_rst = IO_ADDRESS(TEGRA_CLK_RESET_BASE);
@@ -352,7 +352,7 @@ static u32 pmc_read(unsigned long reg)
 
 static void pmc_write(u32 val, unsigned long reg)
 {
-       writel(val, pmc + reg);
+       writel_relaxed(val, pmc + reg);
 }
 
 static void __iomem *mc = IO_ADDRESS(TEGRA_MC_BASE);
@@ -364,7 +364,7 @@ static u32 mc_read(unsigned long reg)
 
 static void mc_write(u32 val, unsigned long reg)
 {
-       writel(val, mc + reg);
+       writel_relaxed(val, mc + reg);
 }
 
 #if !defined(CONFIG_ARCH_TEGRA_2x_SOC) && \