arm: tegra12: clocks: fix pll_dp clock
Kerwin Wan [Fri, 8 Nov 2013 02:11:32 +0000 (10:11 +0800)]
pll_dp is used for dp and the expected rate
is only 270MHz.

Change-Id: I99a98ac29a430f9820b4be9088b143e9ff693388
Signed-off-by: Kerwin Wan <kerwinw@nvidia.com>
Reviewed-on: http://git-master/r/327995
Reviewed-by: Automatic_Commit_Validation_User
Reviewed-by: Chao Xu <cxu@nvidia.com>
GVS: Gerrit_Virtual_Submit

arch/arm/mach-tegra/tegra12_clocks.c

index 7ba584a..bb81cca 100644 (file)
@@ -6671,11 +6671,11 @@ static struct clk tegra_pll_c4 = {
 };
 
 static struct clk_pll_freq_table tegra_plldp_freq_table[] = {
-       { 12000000, 600000000, 100, 1, 2},
-       { 13000000, 600000000,  92, 1, 2},      /* actual: 598.0 MHz */
-       { 16800000, 600000000,  71, 1, 2},      /* actual: 596.4 MHz */
-       { 19200000, 600000000,  62, 1, 2},      /* actual: 595.2 MHz */
-       { 26000000, 600000000,  92, 2, 2},      /* actual: 598.0 MHz */
+       { 12000000, 270000000,  90, 1, 4},
+       { 13000000, 270000000,  83, 1, 4},      /* actual: 269.8 MHz */
+       { 16800000, 270000000,  96, 1, 6},      /* actual: 268.8 MHz */
+       { 19200000, 270000000,  84, 1, 6},      /* actual: 268.8 MHz */
+       { 26000000, 270000000,  83, 2, 4},      /* actual: 269.8 MHz */
        { 0, 0, 0, 0, 0, 0 },
 };