ARM: Tegra12: Clock: remove auto-dvfs flag on disp1 & 2
Xue Dong [Fri, 13 Sep 2013 20:39:36 +0000 (13:39 -0700)]
bug 1368130

Change-Id: I9a2cec8b4d0e91074447155ffd3029fc7eff9e28
Signed-off-by: Xue Dong <xdong@nvidia.com>
Reviewed-on: http://git-master/r/274608
Reviewed-by: Krishna Sitaraman <ksitaraman@nvidia.com>
Tested-by: Krishna Sitaraman <ksitaraman@nvidia.com>
Reviewed-by: Chao Xu <cxu@nvidia.com>

arch/arm/mach-tegra/tegra12_dvfs.c

index 73577b3..5352eca 100644 (file)
@@ -310,13 +310,13 @@ static struct dvfs core_dvfs_table[] = {
         * to the display block.  Disable auto-dvfs on the display clocks,
         * and let the display driver call tegra_dvfs_set_rate manually
         */
-        CORE_DVFS("disp1",       0, 0, 1, KHZ,   148500, 241000, 297000, 297000, 297000, 474000, 474000, 474000),
-        CORE_DVFS("disp1",       0, 1, 1, KHZ,   148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
-        CORE_DVFS("disp1",       1, -1, 1, KHZ,  148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
+        CORE_DVFS("disp1",       0, 0, 0, KHZ,   148500, 241000, 297000, 297000, 297000, 474000, 474000, 474000),
+        CORE_DVFS("disp1",       0, 1, 0, KHZ,   148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
+        CORE_DVFS("disp1",       1, -1, 0, KHZ,  148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
 
-        CORE_DVFS("disp2",       0, 0, 1, KHZ,   148500, 241000, 297000, 297000, 297000, 474000, 474000, 474000),
-        CORE_DVFS("disp2",       0, 1, 1, KHZ,   148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
-        CORE_DVFS("disp2",       1, -1, 1, KHZ,  148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
+        CORE_DVFS("disp2",       0, 0, 0, KHZ,   148500, 241000, 297000, 297000, 297000, 474000, 474000, 474000),
+        CORE_DVFS("disp2",       0, 1, 0, KHZ,   148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
+        CORE_DVFS("disp2",       1, -1, 0, KHZ,  148500, 241000, 297000, 297000, 474000, 474000, 474000, 474000),
 
        /* Core voltages (mV):                          800,    850,    900,     950,    1000,  1050,    1100,   1150 */
        /* xusb clocks */