net: ethernet: xilinx_emaclite: set protocol selector bits when writing ANAR
authorJens Renner \(EFE\) <renner@efe-gmbh.de>
Mon, 3 Jun 2013 04:32:52 +0000 (04:32 +0000)
committerDavid S. Miller <davem@davemloft.net>
Wed, 5 Jun 2013 00:21:28 +0000 (17:21 -0700)
commit3a5395b3d57b9e3836c755434c88f4590d5ea6f6
tree3243e630dea95d247e4538801df4cbf67257b7a9
parent44dbc78ee43d5df0bbcd7f3ae6a0ba00ed261e95
net: ethernet: xilinx_emaclite: set protocol selector bits when writing ANAR

This patch sets the protocol selector bits (4:0) of the PHY's MII_ADVERTISE
register (ANAR) when writing ADVERTISE_ALL. The protocol selector bits are
indicating IEEE 803.3u support and are fixed / read-only on some PHYs. Not
setting them correctly on others (like TI DP83630) makes the PHY fall back
to 10M HDX mode which should be avoided.

Tested for TI DP83630 PHY on Microblaze platform.

Signed-off-by: Jens Renner <renner@efe-gmbh.de>
Tested-by: Michal Simek <monstr@monstr.eu>
Signed-off-by: David S. Miller <davem@davemloft.net>
drivers/net/ethernet/xilinx/xilinx_emaclite.c