[NET]: Make NAPI polling independent of struct net_device objects.
[linux-3.10.git] / drivers / net / s2io.h
index bc64d96..420fefb 100644 (file)
@@ -1,6 +1,6 @@
 /************************************************************************
- * s2io.h: A Linux PCI-X Ethernet driver for S2IO 10GbE Server NIC
- * Copyright(c) 2002-2005 Neterion Inc.
+ * s2io.h: A Linux PCI-X Ethernet driver for Neterion 10GbE Server NIC
+ * Copyright(c) 2002-2007 Neterion Inc.
 
  * This software may be used and distributed according to the terms of
  * the GNU General Public License (GPL), incorporated herein by reference.
 #undef SUCCESS
 #define SUCCESS 0
 #define FAILURE -1
+#define S2IO_MINUS_ONE 0xFFFFFFFFFFFFFFFFULL
+#define S2IO_MAX_PCI_CONFIG_SPACE_REINIT 100
+#define S2IO_BIT_RESET 1
+#define S2IO_BIT_SET 2
+#define CHECKBIT(value, nbit) (value & (1 << nbit))
 
 /* Maximum time to flicker LED when asked to identify NIC using ethtool */
 #define MAX_FLICKER_TIME       60000 /* 60 Secs */
 
 /* Maximum outstanding splits to be configured into xena. */
-typedef enum xena_max_outstanding_splits {
+enum {
        XENA_ONE_SPLIT_TRANSACTION = 0,
        XENA_TWO_SPLIT_TRANSACTION = 1,
        XENA_THREE_SPLIT_TRANSACTION = 2,
@@ -44,7 +49,7 @@ typedef enum xena_max_outstanding_splits {
        XENA_TWELVE_SPLIT_TRANSACTION = 5,
        XENA_SIXTEEN_SPLIT_TRANSACTION = 6,
        XENA_THIRTYTWO_SPLIT_TRANSACTION = 7
-} xena_max_outstanding_splits;
+};
 #define XENA_MAX_OUTSTANDING_SPLITS(n) (n << 4)
 
 /*  OS concerned variables and constants */
@@ -64,200 +69,267 @@ typedef enum xena_max_outstanding_splits {
 #define        INTR_DBG        4
 
 /* Global variable that defines the present debug level of the driver. */
-int debug_level = ERR_DBG;     /* Default level. */
+static int debug_level = ERR_DBG;
 
 /* DEBUG message print. */
 #define DBG_PRINT(dbg_level, args...)  if(!(debug_level<dbg_level)) printk(args)
 
+#ifndef DMA_ERROR_CODE
+#define DMA_ERROR_CODE          (~(dma_addr_t)0x0)
+#endif
+
 /* Protocol assist features of the NIC */
 #define L3_CKSUM_OK 0xFFFF
 #define L4_CKSUM_OK 0xFFFF
 #define S2IO_JUMBO_SIZE 9600
 
 /* Driver statistics maintained by driver */
-typedef struct {
+struct swStat {
        unsigned long long single_ecc_errs;
        unsigned long long double_ecc_errs;
-} swStat_t;
+       unsigned long long parity_err_cnt;
+       unsigned long long serious_err_cnt;
+       unsigned long long soft_reset_cnt;
+       unsigned long long fifo_full_cnt;
+       unsigned long long ring_full_cnt;
+       /* LRO statistics */
+       unsigned long long clubbed_frms_cnt;
+       unsigned long long sending_both;
+       unsigned long long outof_sequence_pkts;
+       unsigned long long flush_max_pkts;
+       unsigned long long sum_avg_pkts_aggregated;
+       unsigned long long num_aggregations;
+       /* Other statistics */
+       unsigned long long mem_alloc_fail_cnt;
+       unsigned long long pci_map_fail_cnt;
+       unsigned long long watchdog_timer_cnt;
+       unsigned long long mem_allocated;
+       unsigned long long mem_freed;
+       unsigned long long link_up_cnt;
+       unsigned long long link_down_cnt;
+       unsigned long long link_up_time;
+       unsigned long long link_down_time;
+
+       /* Transfer Code statistics */
+       unsigned long long tx_buf_abort_cnt;
+       unsigned long long tx_desc_abort_cnt;
+       unsigned long long tx_parity_err_cnt;
+       unsigned long long tx_link_loss_cnt;
+       unsigned long long tx_list_proc_err_cnt;
+
+       unsigned long long rx_parity_err_cnt;
+       unsigned long long rx_abort_cnt;
+       unsigned long long rx_parity_abort_cnt;
+       unsigned long long rx_rda_fail_cnt;
+       unsigned long long rx_unkn_prot_cnt;
+       unsigned long long rx_fcs_err_cnt;
+       unsigned long long rx_buf_size_err_cnt;
+       unsigned long long rx_rxd_corrupt_cnt;
+       unsigned long long rx_unkn_err_cnt;
+};
+
+/* Xpak releated alarm and warnings */
+struct xpakStat {
+       u64 alarm_transceiver_temp_high;
+       u64 alarm_transceiver_temp_low;
+       u64 alarm_laser_bias_current_high;
+       u64 alarm_laser_bias_current_low;
+       u64 alarm_laser_output_power_high;
+       u64 alarm_laser_output_power_low;
+       u64 warn_transceiver_temp_high;
+       u64 warn_transceiver_temp_low;
+       u64 warn_laser_bias_current_high;
+       u64 warn_laser_bias_current_low;
+       u64 warn_laser_output_power_high;
+       u64 warn_laser_output_power_low;
+       u64 xpak_regs_stat;
+       u32 xpak_timer_count;
+};
+
 
 /* The statistics block of Xena */
-typedef struct stat_block {
+struct stat_block {
 /* Tx MAC statistics counters. */
-       u32 tmac_data_octets;
-       u32 tmac_frms;
-       u64 tmac_drop_frms;
-       u32 tmac_bcst_frms;
-       u32 tmac_mcst_frms;
-       u64 tmac_pause_ctrl_frms;
-       u32 tmac_ucst_frms;
-       u32 tmac_ttl_octets;
-       u32 tmac_any_err_frms;
-       u32 tmac_nucst_frms;
-       u64 tmac_ttl_less_fb_octets;
-       u64 tmac_vld_ip_octets;
-       u32 tmac_drop_ip;
-       u32 tmac_vld_ip;
-       u32 tmac_rst_tcp;
-       u32 tmac_icmp;
-       u64 tmac_tcp;
-       u32 reserved_0;
-       u32 tmac_udp;
+       __le32 tmac_data_octets;
+       __le32 tmac_frms;
+       __le64 tmac_drop_frms;
+       __le32 tmac_bcst_frms;
+       __le32 tmac_mcst_frms;
+       __le64 tmac_pause_ctrl_frms;
+       __le32 tmac_ucst_frms;
+       __le32 tmac_ttl_octets;
+       __le32 tmac_any_err_frms;
+       __le32 tmac_nucst_frms;
+       __le64 tmac_ttl_less_fb_octets;
+       __le64 tmac_vld_ip_octets;
+       __le32 tmac_drop_ip;
+       __le32 tmac_vld_ip;
+       __le32 tmac_rst_tcp;
+       __le32 tmac_icmp;
+       __le64 tmac_tcp;
+       __le32 reserved_0;
+       __le32 tmac_udp;
 
 /* Rx MAC Statistics counters. */
-       u32 rmac_data_octets;
-       u32 rmac_vld_frms;
-       u64 rmac_fcs_err_frms;
-       u64 rmac_drop_frms;
-       u32 rmac_vld_bcst_frms;
-       u32 rmac_vld_mcst_frms;
-       u32 rmac_out_rng_len_err_frms;
-       u32 rmac_in_rng_len_err_frms;
-       u64 rmac_long_frms;
-       u64 rmac_pause_ctrl_frms;
-       u64 rmac_unsup_ctrl_frms;
-       u32 rmac_accepted_ucst_frms;
-       u32 rmac_ttl_octets;
-       u32 rmac_discarded_frms;
-       u32 rmac_accepted_nucst_frms;
-       u32 reserved_1;
-       u32 rmac_drop_events;
-       u64 rmac_ttl_less_fb_octets;
-       u64 rmac_ttl_frms;
-       u64 reserved_2;
-       u32 rmac_usized_frms;
-       u32 reserved_3;
-       u32 rmac_frag_frms;
-       u32 rmac_osized_frms;
-       u32 reserved_4;
-       u32 rmac_jabber_frms;
-       u64 rmac_ttl_64_frms;
-       u64 rmac_ttl_65_127_frms;
-       u64 reserved_5;
-       u64 rmac_ttl_128_255_frms;
-       u64 rmac_ttl_256_511_frms;
-       u64 reserved_6;
-       u64 rmac_ttl_512_1023_frms;
-       u64 rmac_ttl_1024_1518_frms;
-       u32 rmac_ip;
-       u32 reserved_7;
-       u64 rmac_ip_octets;
-       u32 rmac_drop_ip;
-       u32 rmac_hdr_err_ip;
-       u32 reserved_8;
-       u32 rmac_icmp;
-       u64 rmac_tcp;
-       u32 rmac_err_drp_udp;
-       u32 rmac_udp;
-       u64 rmac_xgmii_err_sym;
-       u64 rmac_frms_q0;
-       u64 rmac_frms_q1;
-       u64 rmac_frms_q2;
-       u64 rmac_frms_q3;
-       u64 rmac_frms_q4;
-       u64 rmac_frms_q5;
-       u64 rmac_frms_q6;
-       u64 rmac_frms_q7;
-       u16 rmac_full_q3;
-       u16 rmac_full_q2;
-       u16 rmac_full_q1;
-       u16 rmac_full_q0;
-       u16 rmac_full_q7;
-       u16 rmac_full_q6;
-       u16 rmac_full_q5;
-       u16 rmac_full_q4;
-       u32 reserved_9;
-       u32 rmac_pause_cnt;
-       u64 rmac_xgmii_data_err_cnt;
-       u64 rmac_xgmii_ctrl_err_cnt;
-       u32 rmac_err_tcp;
-       u32 rmac_accepted_ip;
+       __le32 rmac_data_octets;
+       __le32 rmac_vld_frms;
+       __le64 rmac_fcs_err_frms;
+       __le64 rmac_drop_frms;
+       __le32 rmac_vld_bcst_frms;
+       __le32 rmac_vld_mcst_frms;
+       __le32 rmac_out_rng_len_err_frms;
+       __le32 rmac_in_rng_len_err_frms;
+       __le64 rmac_long_frms;
+       __le64 rmac_pause_ctrl_frms;
+       __le64 rmac_unsup_ctrl_frms;
+       __le32 rmac_accepted_ucst_frms;
+       __le32 rmac_ttl_octets;
+       __le32 rmac_discarded_frms;
+       __le32 rmac_accepted_nucst_frms;
+       __le32 reserved_1;
+       __le32 rmac_drop_events;
+       __le64 rmac_ttl_less_fb_octets;
+       __le64 rmac_ttl_frms;
+       __le64 reserved_2;
+       __le32 rmac_usized_frms;
+       __le32 reserved_3;
+       __le32 rmac_frag_frms;
+       __le32 rmac_osized_frms;
+       __le32 reserved_4;
+       __le32 rmac_jabber_frms;
+       __le64 rmac_ttl_64_frms;
+       __le64 rmac_ttl_65_127_frms;
+       __le64 reserved_5;
+       __le64 rmac_ttl_128_255_frms;
+       __le64 rmac_ttl_256_511_frms;
+       __le64 reserved_6;
+       __le64 rmac_ttl_512_1023_frms;
+       __le64 rmac_ttl_1024_1518_frms;
+       __le32 rmac_ip;
+       __le32 reserved_7;
+       __le64 rmac_ip_octets;
+       __le32 rmac_drop_ip;
+       __le32 rmac_hdr_err_ip;
+       __le32 reserved_8;
+       __le32 rmac_icmp;
+       __le64 rmac_tcp;
+       __le32 rmac_err_drp_udp;
+       __le32 rmac_udp;
+       __le64 rmac_xgmii_err_sym;
+       __le64 rmac_frms_q0;
+       __le64 rmac_frms_q1;
+       __le64 rmac_frms_q2;
+       __le64 rmac_frms_q3;
+       __le64 rmac_frms_q4;
+       __le64 rmac_frms_q5;
+       __le64 rmac_frms_q6;
+       __le64 rmac_frms_q7;
+       __le16 rmac_full_q3;
+       __le16 rmac_full_q2;
+       __le16 rmac_full_q1;
+       __le16 rmac_full_q0;
+       __le16 rmac_full_q7;
+       __le16 rmac_full_q6;
+       __le16 rmac_full_q5;
+       __le16 rmac_full_q4;
+       __le32 reserved_9;
+       __le32 rmac_pause_cnt;
+       __le64 rmac_xgmii_data_err_cnt;
+       __le64 rmac_xgmii_ctrl_err_cnt;
+       __le32 rmac_err_tcp;
+       __le32 rmac_accepted_ip;
 
 /* PCI/PCI-X Read transaction statistics. */
-       u32 new_rd_req_cnt;
-       u32 rd_req_cnt;
-       u32 rd_rtry_cnt;
-       u32 new_rd_req_rtry_cnt;
+       __le32 new_rd_req_cnt;
+       __le32 rd_req_cnt;
+       __le32 rd_rtry_cnt;
+       __le32 new_rd_req_rtry_cnt;
 
 /* PCI/PCI-X Write/Read transaction statistics. */
-       u32 wr_req_cnt;
-       u32 wr_rtry_rd_ack_cnt;
-       u32 new_wr_req_rtry_cnt;
-       u32 new_wr_req_cnt;
-       u32 wr_disc_cnt;
-       u32 wr_rtry_cnt;
+       __le32 wr_req_cnt;
+       __le32 wr_rtry_rd_ack_cnt;
+       __le32 new_wr_req_rtry_cnt;
+       __le32 new_wr_req_cnt;
+       __le32 wr_disc_cnt;
+       __le32 wr_rtry_cnt;
 
 /*     PCI/PCI-X Write / DMA Transaction statistics. */
-       u32 txp_wr_cnt;
-       u32 rd_rtry_wr_ack_cnt;
-       u32 txd_wr_cnt;
-       u32 txd_rd_cnt;
-       u32 rxd_wr_cnt;
-       u32 rxd_rd_cnt;
-       u32 rxf_wr_cnt;
-       u32 txf_rd_cnt;
+       __le32 txp_wr_cnt;
+       __le32 rd_rtry_wr_ack_cnt;
+       __le32 txd_wr_cnt;
+       __le32 txd_rd_cnt;
+       __le32 rxd_wr_cnt;
+       __le32 rxd_rd_cnt;
+       __le32 rxf_wr_cnt;
+       __le32 txf_rd_cnt;
 
 /* Tx MAC statistics overflow counters. */
-       u32 tmac_data_octets_oflow;
-       u32 tmac_frms_oflow;
-       u32 tmac_bcst_frms_oflow;
-       u32 tmac_mcst_frms_oflow;
-       u32 tmac_ucst_frms_oflow;
-       u32 tmac_ttl_octets_oflow;
-       u32 tmac_any_err_frms_oflow;
-       u32 tmac_nucst_frms_oflow;
-       u64 tmac_vlan_frms;
-       u32 tmac_drop_ip_oflow;
-       u32 tmac_vld_ip_oflow;
-       u32 tmac_rst_tcp_oflow;
-       u32 tmac_icmp_oflow;
-       u32 tpa_unknown_protocol;
-       u32 tmac_udp_oflow;
-       u32 reserved_10;
-       u32 tpa_parse_failure;
+       __le32 tmac_data_octets_oflow;
+       __le32 tmac_frms_oflow;
+       __le32 tmac_bcst_frms_oflow;
+       __le32 tmac_mcst_frms_oflow;
+       __le32 tmac_ucst_frms_oflow;
+       __le32 tmac_ttl_octets_oflow;
+       __le32 tmac_any_err_frms_oflow;
+       __le32 tmac_nucst_frms_oflow;
+       __le64 tmac_vlan_frms;
+       __le32 tmac_drop_ip_oflow;
+       __le32 tmac_vld_ip_oflow;
+       __le32 tmac_rst_tcp_oflow;
+       __le32 tmac_icmp_oflow;
+       __le32 tpa_unknown_protocol;
+       __le32 tmac_udp_oflow;
+       __le32 reserved_10;
+       __le32 tpa_parse_failure;
 
 /* Rx MAC Statistics overflow counters. */
-       u32 rmac_data_octets_oflow;
-       u32 rmac_vld_frms_oflow;
-       u32 rmac_vld_bcst_frms_oflow;
-       u32 rmac_vld_mcst_frms_oflow;
-       u32 rmac_accepted_ucst_frms_oflow;
-       u32 rmac_ttl_octets_oflow;
-       u32 rmac_discarded_frms_oflow;
-       u32 rmac_accepted_nucst_frms_oflow;
-       u32 rmac_usized_frms_oflow;
-       u32 rmac_drop_events_oflow;
-       u32 rmac_frag_frms_oflow;
-       u32 rmac_osized_frms_oflow;
-       u32 rmac_ip_oflow;
-       u32 rmac_jabber_frms_oflow;
-       u32 rmac_icmp_oflow;
-       u32 rmac_drop_ip_oflow;
-       u32 rmac_err_drp_udp_oflow;
-       u32 rmac_udp_oflow;
-       u32 reserved_11;
-       u32 rmac_pause_cnt_oflow;
-       u64 rmac_ttl_1519_4095_frms;
-       u64 rmac_ttl_4096_8191_frms;
-       u64 rmac_ttl_8192_max_frms;
-       u64 rmac_ttl_gt_max_frms;
-       u64 rmac_osized_alt_frms;
-       u64 rmac_jabber_alt_frms;
-       u64 rmac_gt_max_alt_frms;
-       u64 rmac_vlan_frms;
-       u32 rmac_len_discard;
-       u32 rmac_fcs_discard;
-       u32 rmac_pf_discard;
-       u32 rmac_da_discard;
-       u32 rmac_red_discard;
-       u32 rmac_rts_discard;
-       u32 reserved_12;
-       u32 rmac_ingm_full_discard;
-       u32 reserved_13;
-       u32 rmac_accepted_ip_oflow;
-       u32 reserved_14;
-       u32 link_fault_cnt;
-       swStat_t sw_stat;
-} StatInfo_t;
+       __le32 rmac_data_octets_oflow;
+       __le32 rmac_vld_frms_oflow;
+       __le32 rmac_vld_bcst_frms_oflow;
+       __le32 rmac_vld_mcst_frms_oflow;
+       __le32 rmac_accepted_ucst_frms_oflow;
+       __le32 rmac_ttl_octets_oflow;
+       __le32 rmac_discarded_frms_oflow;
+       __le32 rmac_accepted_nucst_frms_oflow;
+       __le32 rmac_usized_frms_oflow;
+       __le32 rmac_drop_events_oflow;
+       __le32 rmac_frag_frms_oflow;
+       __le32 rmac_osized_frms_oflow;
+       __le32 rmac_ip_oflow;
+       __le32 rmac_jabber_frms_oflow;
+       __le32 rmac_icmp_oflow;
+       __le32 rmac_drop_ip_oflow;
+       __le32 rmac_err_drp_udp_oflow;
+       __le32 rmac_udp_oflow;
+       __le32 reserved_11;
+       __le32 rmac_pause_cnt_oflow;
+       __le64 rmac_ttl_1519_4095_frms;
+       __le64 rmac_ttl_4096_8191_frms;
+       __le64 rmac_ttl_8192_max_frms;
+       __le64 rmac_ttl_gt_max_frms;
+       __le64 rmac_osized_alt_frms;
+       __le64 rmac_jabber_alt_frms;
+       __le64 rmac_gt_max_alt_frms;
+       __le64 rmac_vlan_frms;
+       __le32 rmac_len_discard;
+       __le32 rmac_fcs_discard;
+       __le32 rmac_pf_discard;
+       __le32 rmac_da_discard;
+       __le32 rmac_red_discard;
+       __le32 rmac_rts_discard;
+       __le32 reserved_12;
+       __le32 rmac_ingm_full_discard;
+       __le32 reserved_13;
+       __le32 rmac_accepted_ip_oflow;
+       __le32 reserved_14;
+       __le32 link_fault_cnt;
+       u8  buffer[20];
+       struct swStat sw_stat;
+       struct xpakStat xpak_stat;
+};
+
+/* Default value for 'vlan_strip_tag' configuration parameter */
+#define NO_STRIP_IN_PROMISC 2
 
 /*
  * Structures representing different init time configuration
@@ -267,8 +339,13 @@ typedef struct stat_block {
 #define MAX_TX_FIFOS 8
 #define MAX_RX_RINGS 8
 
+#define MAX_RX_DESC_1  (MAX_RX_RINGS * MAX_RX_BLOCKS_PER_RING * 127 )
+#define MAX_RX_DESC_2  (MAX_RX_RINGS * MAX_RX_BLOCKS_PER_RING * 85 )
+#define MAX_RX_DESC_3  (MAX_RX_RINGS * MAX_RX_BLOCKS_PER_RING * 85 )
+#define MAX_TX_DESC    (MAX_AVAILABLE_TXDS)
+
 /* FIFO mappings for all possible number of fifos configured */
-int fifo_map[][MAX_TX_FIFOS] = {
+static int fifo_map[][MAX_TX_FIFOS] = {
        {0, 0, 0, 0, 0, 0, 0, 0},
        {0, 0, 0, 0, 1, 1, 1, 1},
        {0, 0, 0, 1, 1, 1, 2, 2},
@@ -280,7 +357,7 @@ int fifo_map[][MAX_TX_FIFOS] = {
 };
 
 /* Maintains Per FIFO related information. */
-typedef struct tx_fifo_config {
+struct tx_fifo_config {
 #define        MAX_AVAILABLE_TXDS      8192
        u32 fifo_len;           /* specifies len of FIFO upto 8192, ie no of TxDLs */
 /* Priority definition */
@@ -297,11 +374,11 @@ typedef struct tx_fifo_config {
        u8 f_no_snoop;
 #define NO_SNOOP_TXD                0x01
 #define NO_SNOOP_TXD_BUFFER          0x02
-} tx_fifo_config_t;
+};
 
 
 /* Maintains per Ring related information */
-typedef struct rx_ring_config {
+struct rx_ring_config {
        u32 num_rxd;            /*No of RxDs per Rx Ring */
 #define RX_RING_PRI_0               0  /* highest */
 #define RX_RING_PRI_1               1
@@ -322,7 +399,7 @@ typedef struct rx_ring_config {
        u8 f_no_snoop;
 #define NO_SNOOP_RXD                0x01
 #define NO_SNOOP_RXD_BUFFER         0x02
-} rx_ring_config_t;
+};
 
 /* This structure provides contains values of the tunable parameters
  * of the H/W
@@ -332,7 +409,7 @@ struct config_param {
        u32 tx_fifo_num;        /*Number of Tx FIFOs */
 
        u8 fifo_mapping[MAX_TX_FIFOS];
-       tx_fifo_config_t tx_cfg[MAX_TX_FIFOS];  /*Per-Tx FIFO config */
+       struct tx_fifo_config tx_cfg[MAX_TX_FIFOS];     /*Per-Tx FIFO config */
        u32 max_txds;           /*Max no. of Tx buffer descriptor per TxDL */
        u64 tx_intr_type;
        /* Specifies if Tx Intr is UTILZ or PER_LIST type. */
@@ -341,7 +418,7 @@ struct config_param {
        u32 rx_ring_num;        /*Number of receive rings */
 #define MAX_RX_BLOCKS_PER_RING  150
 
-       rx_ring_config_t rx_cfg[MAX_RX_RINGS];  /*Per-Rx Ring config */
+       struct rx_ring_config rx_cfg[MAX_RX_RINGS];     /*Per-Rx Ring config */
        u8 bimodal;             /*Flag for setting bimodal interrupts*/
 
 #define HEADER_ETHERNET_II_802_3_SIZE 14
@@ -360,14 +437,14 @@ struct config_param {
 };
 
 /* Structure representing MAC Addrs */
-typedef struct mac_addr {
+struct mac_addr {
        u8 mac_addr[ETH_ALEN];
-} macaddr_t;
+};
 
 /* Structure that represent every FIFO element in the BAR1
  * Address location.
  */
-typedef struct _TxFIFO_element {
+struct TxFIFO_element {
        u64 TxDL_Pointer;
 
        u64 List_Control;
@@ -378,10 +455,10 @@ typedef struct _TxFIFO_element {
 #define TX_FIFO_SPECIAL_FUNC           BIT(23)
 #define TX_FIFO_DS_NO_SNOOP            BIT(31)
 #define TX_FIFO_BUFF_NO_SNOOP          BIT(30)
-} TxFIFO_element_t;
+};
 
 /* Tx descriptor structure */
-typedef struct _TxD {
+struct TxD {
        u64 Control_1;
 /* bit mask */
 #define TXD_LIST_OWN_XENA       BIT(7)
@@ -393,7 +470,9 @@ typedef struct _TxD {
 #define TXD_GATHER_CODE_LAST    BIT(23)
 #define TXD_TCP_LSO_EN          BIT(30)
 #define TXD_UDP_COF_EN          BIT(31)
+#define TXD_UFO_EN             BIT(31) | BIT(30)
 #define TXD_TCP_LSO_MSS(val)    vBIT(val,34,14)
+#define TXD_UFO_MSS(val)       vBIT(val,34,14)
 #define TXD_BUFFER0_SIZE(val)   vBIT(val,48,16)
 
        u64 Control_2;
@@ -410,16 +489,16 @@ typedef struct _TxD {
 
        u64 Buffer_Pointer;
        u64 Host_Control;       /* reserved for host */
-} TxD_t;
+};
 
 /* Structure to hold the phy and virt addr of every TxDL. */
-typedef struct list_info_hold {
+struct list_info_hold {
        dma_addr_t list_phy_addr;
        void *list_virt_addr;
-} list_info_hold_t;
+};
 
-/* Rx descriptor structure */
-typedef struct _RxD_t {
+/* Rx descriptor structure for 1 buffer mode */
+struct RxD_t {
        u64 Host_Control;       /* reserved for host */
        u64 Control_1;
 #define RXD_OWN_XENA            BIT(7)
@@ -439,49 +518,54 @@ typedef struct _RxD_t {
 #define        SET_RXD_MARKER          vBIT(THE_RXD_MARK, 0, 2)
 #define        GET_RXD_MARKER(ctrl)    ((ctrl & SET_RXD_MARKER) >> 62)
 
-#ifndef CONFIG_2BUFF_MODE
-#define MASK_BUFFER0_SIZE       vBIT(0x3FFF,2,14)
-#define SET_BUFFER0_SIZE(val)   vBIT(val,2,14)
-#else
-#define MASK_BUFFER0_SIZE       vBIT(0xFF,2,14)
-#define MASK_BUFFER1_SIZE       vBIT(0xFFFF,16,16)
-#define MASK_BUFFER2_SIZE       vBIT(0xFFFF,32,16)
-#define SET_BUFFER0_SIZE(val)   vBIT(val,8,8)
-#define SET_BUFFER1_SIZE(val)   vBIT(val,16,16)
-#define SET_BUFFER2_SIZE(val)   vBIT(val,32,16)
-#endif
-
 #define MASK_VLAN_TAG           vBIT(0xFFFF,48,16)
 #define SET_VLAN_TAG(val)       vBIT(val,48,16)
 #define SET_NUM_TAG(val)       vBIT(val,16,32)
 
-#ifndef CONFIG_2BUFF_MODE
-#define RXD_GET_BUFFER0_SIZE(Control_2) (u64)((Control_2 & vBIT(0x3FFF,2,14)))
-#else
-#define RXD_GET_BUFFER0_SIZE(Control_2) (u8)((Control_2 & MASK_BUFFER0_SIZE) \
-                                                       >> 48)
-#define RXD_GET_BUFFER1_SIZE(Control_2) (u16)((Control_2 & MASK_BUFFER1_SIZE) \
-                                                       >> 32)
-#define RXD_GET_BUFFER2_SIZE(Control_2) (u16)((Control_2 & MASK_BUFFER2_SIZE) \
-                                                       >> 16)
+
+};
+/* Rx descriptor structure for 1 buffer mode */
+struct RxD1 {
+       struct RxD_t h;
+
+#define MASK_BUFFER0_SIZE_1       vBIT(0x3FFF,2,14)
+#define SET_BUFFER0_SIZE_1(val)   vBIT(val,2,14)
+#define RXD_GET_BUFFER0_SIZE_1(_Control_2) \
+       (u16)((_Control_2 & MASK_BUFFER0_SIZE_1) >> 48)
+       u64 Buffer0_ptr;
+};
+/* Rx descriptor structure for 3 or 2 buffer mode */
+
+struct RxD3 {
+       struct RxD_t h;
+
+#define MASK_BUFFER0_SIZE_3       vBIT(0xFF,2,14)
+#define MASK_BUFFER1_SIZE_3       vBIT(0xFFFF,16,16)
+#define MASK_BUFFER2_SIZE_3       vBIT(0xFFFF,32,16)
+#define SET_BUFFER0_SIZE_3(val)   vBIT(val,8,8)
+#define SET_BUFFER1_SIZE_3(val)   vBIT(val,16,16)
+#define SET_BUFFER2_SIZE_3(val)   vBIT(val,32,16)
+#define RXD_GET_BUFFER0_SIZE_3(Control_2) \
+       (u8)((Control_2 & MASK_BUFFER0_SIZE_3) >> 48)
+#define RXD_GET_BUFFER1_SIZE_3(Control_2) \
+       (u16)((Control_2 & MASK_BUFFER1_SIZE_3) >> 32)
+#define RXD_GET_BUFFER2_SIZE_3(Control_2) \
+       (u16)((Control_2 & MASK_BUFFER2_SIZE_3) >> 16)
 #define BUF0_LEN       40
 #define BUF1_LEN       1
-#endif
 
        u64 Buffer0_ptr;
-#ifdef CONFIG_2BUFF_MODE
        u64 Buffer1_ptr;
        u64 Buffer2_ptr;
-#endif
-} RxD_t;
+};
+
 
 /* Structure that represents the Rx descriptor block which contains
  * 128 Rx descriptors.
  */
-#ifndef CONFIG_2BUFF_MODE
-typedef struct _RxD_block {
-#define MAX_RXDS_PER_BLOCK             127
-       RxD_t rxd[MAX_RXDS_PER_BLOCK];
+struct RxD_block {
+#define MAX_RXDS_PER_BLOCK_1            127
+       struct RxD1 rxd[MAX_RXDS_PER_BLOCK_1];
 
        u64 reserved_0;
 #define END_OF_BLOCK    0xFEFFFFFFFFFFFFFFULL
@@ -491,28 +575,21 @@ typedef struct _RxD_block {
        u64 pNext_RxD_Blk_physical;     /* Buff0_ptr.In a 32 bit arch
                                         * the upper 32 bits should
                                         * be 0 */
-} RxD_block_t;
-#else
-typedef struct _RxD_block {
-#define MAX_RXDS_PER_BLOCK             85
-       RxD_t rxd[MAX_RXDS_PER_BLOCK];
+};
 
-#define END_OF_BLOCK    0xFEFFFFFFFFFFFFFFULL
-       u64 reserved_1;         /* 0xFEFFFFFFFFFFFFFF to mark last Rxd
-                                * in this blk */
-       u64 pNext_RxD_Blk_physical;     /* Phy ponter to next blk. */
-} RxD_block_t;
 #define SIZE_OF_BLOCK  4096
 
+#define RXD_MODE_1     0 /* One Buffer mode */
+#define RXD_MODE_3B    1 /* Two Buffer mode */
+
 /* Structure to hold virtual addresses of Buf0 and Buf1 in
  * 2buf mode. */
-typedef struct bufAdd {
+struct buffAdd {
        void *ba_0_org;
        void *ba_1_org;
        void *ba_0;
        void *ba_1;
-} buffAdd_t;
-#endif
+};
 
 /* Structure which stores all the MAC control parameters */
 
@@ -520,36 +597,46 @@ typedef struct bufAdd {
  * from which the Rx Interrupt processor can start picking
  * up the RxDs for processing.
  */
-typedef struct _rx_curr_get_info_t {
+struct rx_curr_get_info {
        u32 block_index;
        u32 offset;
        u32 ring_len;
-} rx_curr_get_info_t;
+};
 
-typedef rx_curr_get_info_t rx_curr_put_info_t;
+struct rx_curr_put_info {
+       u32 block_index;
+       u32 offset;
+       u32 ring_len;
+};
 
 /* This structure stores the offset of the TxDl in the FIFO
  * from which the Tx Interrupt processor can start picking
  * up the TxDLs for send complete interrupt processing.
  */
-typedef struct {
+struct tx_curr_get_info {
        u32 offset;
        u32 fifo_len;
-} tx_curr_get_info_t;
+};
 
-typedef tx_curr_get_info_t tx_curr_put_info_t;
+struct tx_curr_put_info {
+       u32 offset;
+       u32 fifo_len;
+};
+
+struct rxd_info {
+       void *virt_addr;
+       dma_addr_t dma_addr;
+};
 
 /* Structure that holds the Phy and virt addresses of the Blocks */
-typedef struct rx_block_info {
-       RxD_t *block_virt_addr;
+struct rx_block_info {
+       void *block_virt_addr;
        dma_addr_t block_dma_addr;
-} rx_block_info_t;
-
-/* pre declaration of the nic structure */
-typedef struct s2io_nic nic_t;
+       struct rxd_info *rxds;
+};
 
 /* Ring specific structure */
-typedef struct ring_info {
+struct ring_info {
        /* The ring number */
        int ring_no;
 
@@ -557,7 +644,7 @@ typedef struct ring_info {
         *  Place holders for the virtual and physical addresses of
         *  all the Rx Blocks
         */
-       rx_block_info_t rx_blocks[MAX_RX_BLOCKS_PER_RING];
+       struct rx_block_info rx_blocks[MAX_RX_BLOCKS_PER_RING];
        int block_count;
        int pkt_cnt;
 
@@ -565,28 +652,24 @@ typedef struct ring_info {
         * Put pointer info which indictes which RxD has to be replenished
         * with a new buffer.
         */
-       rx_curr_put_info_t rx_curr_put_info;
+       struct rx_curr_put_info rx_curr_put_info;
 
        /*
         * Get pointer info which indictes which is the last RxD that was
         * processed by the driver.
         */
-       rx_curr_get_info_t rx_curr_get_info;
+       struct rx_curr_get_info rx_curr_get_info;
 
-#ifndef CONFIG_S2IO_NAPI
        /* Index to the absolute position of the put pointer of Rx ring */
        int put_pos;
-#endif
 
-#ifdef CONFIG_2BUFF_MODE
        /* Buffer Address store. */
-       buffAdd_t **ba;
-#endif
-       nic_t *nic;
-} ring_info_t;
+       struct buffAdd **ba;
+       struct s2io_nic *nic;
+};
 
 /* Fifo specific structure */
-typedef struct fifo_info {
+struct fifo_info {
        /* FIFO number */
        int fifo_no;
 
@@ -594,37 +677,40 @@ typedef struct fifo_info {
        int max_txds;
 
        /* Place holder of all the TX List's Phy and Virt addresses. */
-       list_info_hold_t *list_info;
+       struct list_info_hold *list_info;
 
        /*
         * Current offset within the tx FIFO where driver would write
         * new Tx frame
         */
-       tx_curr_put_info_t tx_curr_put_info;
+       struct tx_curr_put_info tx_curr_put_info;
 
        /*
         * Current offset within tx FIFO from where the driver would start freeing
         * the buffers
         */
-       tx_curr_get_info_t tx_curr_get_info;
+       struct tx_curr_get_info tx_curr_get_info;
 
-       nic_t *nic;
-}fifo_info_t;
+       struct s2io_nic *nic;
+};
 
-/* Infomation related to the Tx and Rx FIFOs and Rings of Xena
+/* Information related to the Tx and Rx FIFOs and Rings of Xena
  * is maintained in this structure.
  */
-typedef struct mac_info {
+struct mac_info {
 /* tx side stuff */
        /* logical pointer of start of each Tx FIFO */
-       TxFIFO_element_t __iomem *tx_FIFO_start[MAX_TX_FIFOS];
+       struct TxFIFO_element __iomem *tx_FIFO_start[MAX_TX_FIFOS];
 
        /* Fifo specific structure */
-       fifo_info_t fifos[MAX_TX_FIFOS];
+       struct fifo_info fifos[MAX_TX_FIFOS];
+
+       /* Save virtual address of TxD page with zero DMA addr(if any) */
+       void *zerodma_virt_addr;
 
 /* rx side stuff */
        /* Ring specific structure */
-       ring_info_t rings[MAX_RX_RINGS];
+       struct ring_info rings[MAX_RX_RINGS];
 
        u16 rmac_pause_time;
        u16 mc_pause_threshold_q0q3;
@@ -633,33 +719,75 @@ typedef struct mac_info {
        void *stats_mem;        /* orignal pointer to allocated mem */
        dma_addr_t stats_mem_phy;       /* Physical address of the stat block */
        u32 stats_mem_sz;
-       StatInfo_t *stats_info; /* Logical address of the stat block */
-} mac_info_t;
+       struct stat_block *stats_info;  /* Logical address of the stat block */
+};
 
 /* structure representing the user defined MAC addresses */
-typedef struct {
+struct usr_addr {
        char addr[ETH_ALEN];
        int usage_cnt;
-} usr_addr_t;
+};
 
 /* Default Tunable parameters of the NIC. */
-#define DEFAULT_FIFO_LEN 4096
-#define SMALL_RXD_CNT  30 * (MAX_RXDS_PER_BLOCK+1)
-#define LARGE_RXD_CNT  100 * (MAX_RXDS_PER_BLOCK+1)
+#define DEFAULT_FIFO_0_LEN 4096
+#define DEFAULT_FIFO_1_7_LEN 512
 #define SMALL_BLK_CNT  30
 #define LARGE_BLK_CNT  100
 
+/*
+ * Structure to keep track of the MSI-X vectors and the corresponding
+ * argument registered against each vector
+ */
+#define MAX_REQUESTED_MSI_X    17
+struct s2io_msix_entry
+{
+       u16 vector;
+       u16 entry;
+       void *arg;
+
+       u8 type;
+#define        MSIX_FIFO_TYPE  1
+#define        MSIX_RING_TYPE  2
+
+       u8 in_use;
+#define MSIX_REGISTERED_SUCCESS        0xAA
+};
+
+struct msix_info_st {
+       u64 addr;
+       u64 data;
+};
+
+/* Data structure to represent a LRO session */
+struct lro {
+       struct sk_buff  *parent;
+       struct sk_buff  *last_frag;
+       u8              *l2h;
+       struct iphdr    *iph;
+       struct tcphdr   *tcph;
+       u32             tcp_next_seq;
+       __be32          tcp_ack;
+       int             total_len;
+       int             frags_len;
+       int             sg_num;
+       int             in_use;
+       __be16          window;
+       u32             cur_tsval;
+       u32             cur_tsecr;
+       u8              saw_ts;
+};
+
 /* Structure representing one instance of the NIC */
 struct s2io_nic {
-#ifdef CONFIG_S2IO_NAPI
+       int rxd_mode;
        /*
         * Count of packets to be processed in a given iteration, it will be indicated
         * by the quota field of the device structure when NAPI is enabled.
         */
        int pkts_to_process;
-#endif
        struct net_device *dev;
-       mac_info_t mac_control;
+       struct napi_struct napi;
+       struct mac_info mac_control;
        struct config_param config;
        struct pci_dev *pdev;
        void __iomem *bar0;
@@ -667,15 +795,13 @@ struct s2io_nic {
 #define MAX_MAC_SUPPORTED   16
 #define MAX_SUPPORTED_MULTICASTS MAX_MAC_SUPPORTED
 
-       macaddr_t def_mac_addr[MAX_MAC_SUPPORTED];
-       macaddr_t pre_mac_addr[MAX_MAC_SUPPORTED];
+       struct mac_addr def_mac_addr[MAX_MAC_SUPPORTED];
 
        struct net_device_stats stats;
        int high_dma_flag;
-       int device_close_flag;
        int device_enabled_once;
 
-       char name[50];
+       char name[60];
        struct tasklet_struct task;
        volatile unsigned long tasklet_status;
 
@@ -688,9 +814,7 @@ struct s2io_nic {
        atomic_t rx_bufs_left[MAX_RX_RINGS];
 
        spinlock_t tx_lock;
-#ifndef CONFIG_S2IO_NAPI
        spinlock_t put_lock;
-#endif
 
 #define PROMISC     1
 #define ALL_MULTI   2
@@ -698,17 +822,12 @@ struct s2io_nic {
 #define MAX_ADDRS_SUPPORTED 64
        u16 usr_addr_count;
        u16 mc_addr_count;
-       usr_addr_t usr_addrs[MAX_ADDRS_SUPPORTED];
+       struct usr_addr usr_addrs[MAX_ADDRS_SUPPORTED];
 
        u16 m_cast_flg;
        u16 all_multi_pos;
        u16 promisc_flg;
 
-       u16 tx_pkt_count;
-       u16 rx_pkt_count;
-       u16 tx_err_count;
-       u16 rx_err_count;
-
        /*  Id timer, used to blink NIC to physically identify NIC. */
        struct timer_list id_timer;
 
@@ -716,13 +835,8 @@ struct s2io_nic {
         *  a schedule task that will set the correct Link state once the
         *  NIC's PHY has stabilized after a state change.
         */
-#ifdef INIT_TQUEUE
-       struct tq_struct rst_timer_task;
-       struct tq_struct set_link_task;
-#else
        struct work_struct rst_timer_task;
        struct work_struct set_link_task;
-#endif
 
        /* Flag that can be used to turn on or turn off the Rx checksum
         * offload feature.
@@ -740,17 +854,42 @@ struct s2io_nic {
 #define        LINK_UP         2
 
        int task_flag;
+       unsigned long long start_time;
 #define CARD_DOWN 1
 #define CARD_UP 2
        atomic_t card_state;
        volatile unsigned long link_state;
        struct vlan_group *vlgrp;
+#define MSIX_FLG                0xA5
+       struct msix_entry *entries;
+       struct s2io_msix_entry *s2io_entries;
+       char desc[MAX_REQUESTED_MSI_X][25];
+
+       int avail_msix_vectors; /* No. of MSI-X vectors granted by system */
+
+       struct msix_info_st msix_info[0x3f];
+
 #define XFRAME_I_DEVICE                1
 #define XFRAME_II_DEVICE       2
        u8 device_type;
 
+#define MAX_LRO_SESSIONS       32
+       struct lro lro0_n[MAX_LRO_SESSIONS];
+       unsigned long   clubbed_frms_cnt;
+       unsigned long   sending_both;
+       u8              lro;
+       u16             lro_max_aggr_per_sess;
+
+#define INTA   0
+#define MSI_X  2
+       u8 intr_type;
+
        spinlock_t      rx_lock;
        atomic_t        isr_cnt;
+       u64 *ufo_in_band_v;
+#define VPD_STRING_LEN 80
+       u8  product_name[VPD_STRING_LEN];
+       u8  serial_num[VPD_STRING_LEN];
 };
 
 #define RESET_ERROR 1;
@@ -775,28 +914,32 @@ static inline void writeq(u64 val, void __iomem *addr)
        writel((u32) (val), addr);
        writel((u32) (val >> 32), (addr + 4));
 }
+#endif
 
-/* In 32 bit modes, some registers have to be written in a
- * particular order to expect correct hardware operation. The
- * macro SPECIAL_REG_WRITE is used to perform such ordered
- * writes. Defines UF (Upper First) and LF (Lower First) will
- * be used to specify the required write order.
+/*
+ * Some registers have to be written in a particular order to
+ * expect correct hardware operation. The macro SPECIAL_REG_WRITE
+ * is used to perform such ordered writes. Defines UF (Upper First)
+ * and LF (Lower First) will be used to specify the required write order.
  */
 #define UF     1
 #define LF     2
 static inline void SPECIAL_REG_WRITE(u64 val, void __iomem *addr, int order)
 {
+       u32 ret;
+
        if (order == LF) {
                writel((u32) (val), addr);
+               ret = readl(addr);
                writel((u32) (val >> 32), (addr + 4));
+               ret = readl(addr + 4);
        } else {
                writel((u32) (val >> 32), (addr + 4));
+               ret = readl(addr + 4);
                writel((u32) (val), addr);
+               ret = readl(addr);
        }
 }
-#else
-#define SPECIAL_REG_WRITE(val, addr, dummy) writeq(val, addr)
-#endif
 
 /*  Interrupt related values of Xena */
 
@@ -865,30 +1008,61 @@ static void __devexit s2io_rem_nic(struct pci_dev *pdev);
 static int init_shared_mem(struct s2io_nic *sp);
 static void free_shared_mem(struct s2io_nic *sp);
 static int init_nic(struct s2io_nic *nic);
-static void rx_intr_handler(ring_info_t *ring_data);
-static void tx_intr_handler(fifo_info_t *fifo_data);
+static void rx_intr_handler(struct ring_info *ring_data);
+static void tx_intr_handler(struct fifo_info *fifo_data);
 static void alarm_intr_handler(struct s2io_nic *sp);
 
 static int s2io_starter(void);
-void s2io_closer(void);
+static void s2io_closer(void);
 static void s2io_tx_watchdog(struct net_device *dev);
 static void s2io_tasklet(unsigned long dev_addr);
 static void s2io_set_multicast(struct net_device *dev);
-static int rx_osm_handler(ring_info_t *ring_data, RxD_t * rxdp);
-void s2io_link(nic_t * sp, int link);
-void s2io_reset(nic_t * sp);
-#if defined(CONFIG_S2IO_NAPI)
-static int s2io_poll(struct net_device *dev, int *budget);
-#endif
-static void s2io_init_pci(nic_t * sp);
-int s2io_set_mac_addr(struct net_device *dev, u8 * addr);
+static int rx_osm_handler(struct ring_info *ring_data, struct RxD_t * rxdp);
+static void s2io_link(struct s2io_nic * sp, int link);
+static void s2io_reset(struct s2io_nic * sp);
+static int s2io_poll(struct napi_struct *napi, int budget);
+static void s2io_init_pci(struct s2io_nic * sp);
+static int s2io_set_mac_addr(struct net_device *dev, u8 * addr);
 static void s2io_alarm_handle(unsigned long data);
-static irqreturn_t s2io_isr(int irq, void *dev_id, struct pt_regs *regs);
-static int verify_xena_quiescence(nic_t *sp, u64 val64, int flag);
-static struct ethtool_ops netdev_ethtool_ops;
-static void s2io_set_link(unsigned long data);
-int s2io_set_swapper(nic_t * sp);
-static void s2io_card_down(nic_t *nic);
-static int s2io_card_up(nic_t *nic);
-int get_xena_rev_id(struct pci_dev *pdev);
+static irqreturn_t
+s2io_msix_ring_handle(int irq, void *dev_id);
+static irqreturn_t
+s2io_msix_fifo_handle(int irq, void *dev_id);
+static irqreturn_t s2io_isr(int irq, void *dev_id);
+static int verify_xena_quiescence(struct s2io_nic *sp);
+static const struct ethtool_ops netdev_ethtool_ops;
+static void s2io_set_link(struct work_struct *work);
+static int s2io_set_swapper(struct s2io_nic * sp);
+static void s2io_card_down(struct s2io_nic *nic);
+static int s2io_card_up(struct s2io_nic *nic);
+static int wait_for_cmd_complete(void __iomem *addr, u64 busy_bit,
+                                       int bit_state);
+static int s2io_add_isr(struct s2io_nic * sp);
+static void s2io_rem_isr(struct s2io_nic * sp);
+
+static void restore_xmsi_data(struct s2io_nic *nic);
+
+static int
+s2io_club_tcp_session(u8 *buffer, u8 **tcp, u32 *tcp_len, struct lro **lro,
+                     struct RxD_t *rxdp, struct s2io_nic *sp);
+static void clear_lro_session(struct lro *lro);
+static void queue_rx_frame(struct sk_buff *skb);
+static void update_L3L4_header(struct s2io_nic *sp, struct lro *lro);
+static void lro_append_pkt(struct s2io_nic *sp, struct lro *lro,
+                          struct sk_buff *skb, u32 tcp_len);
+static int rts_ds_steer(struct s2io_nic *nic, u8 ds_codepoint, u8 ring);
+
+static pci_ers_result_t s2io_io_error_detected(struct pci_dev *pdev,
+                                             pci_channel_state_t state);
+static pci_ers_result_t s2io_io_slot_reset(struct pci_dev *pdev);
+static void s2io_io_resume(struct pci_dev *pdev);
+
+#define s2io_tcp_mss(skb) skb_shinfo(skb)->gso_size
+#define s2io_udp_mss(skb) skb_shinfo(skb)->gso_size
+#define s2io_offload_type(skb) skb_shinfo(skb)->gso_type
+
+#define S2IO_PARM_INT(X, def_val) \
+       static unsigned int X = def_val;\
+               module_param(X , uint, 0);
+
 #endif                         /* _S2IO_H */