ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / tegra_emc.h
index cd5b61a..afeb021 100644 (file)
@@ -1,7 +1,7 @@
 /*
  * arch/arm/mach-tegra/tegra_emc.h
  *
- * Copyright (C) 2013 NVIDIA Corporation
+ * Copyright (c) 2013, NVIDIA CORPORATION.  All rights reserved.
  *
  * This program is free software; you can redistribute it and/or modify
  * it under the terms of the GNU General Public License as published by
 #ifndef _MACH_TEGRA_TEGRA_EMC_H
 #define _MACH_TEGRA_TEGRA_EMC_H
 
+#define TEGRA_EMC_ISO_USE_CASES_MAX_NUM                8
+
 extern u8 tegra_emc_bw_efficiency;
+extern u8 tegra_emc_iso_share;
 
 enum {
        DRAM_OVER_TEMP_NONE = 0,
-       DRAM_OVER_TEMP_REFRESH,
+       DRAM_OVER_TEMP_REFRESH_X2,
+       DRAM_OVER_TEMP_REFRESH_X4,
+       DRAM_OVER_TEMP_THROTTLE, /* 4x Refresh + derating. */
+};
+
+enum emc_user_id {
+       EMC_USER_DC1 = 0,
+       EMC_USER_DC2,
+       EMC_USER_VI,
+       EMC_USER_MSENC,
+       EMC_USER_2D,
+       EMC_USER_3D,
+       EMC_USER_BB,
+       EMC_USER_VDE,
+       EMC_USER_VI2,
+       EMC_USER_ISP1,
+       EMC_USER_ISP2,
+       EMC_USER_NUM,
+};
+
+struct emc_iso_usage {
+       u32 emc_usage_flags;
+       u8 iso_usage_share;
+       u8 (*iso_share_calculator)(unsigned long iso_bw);
 };
 
 struct clk;
+struct dentry;
 
+void tegra_emc_iso_usage_table_init(struct emc_iso_usage *table, int size);
+int  tegra_emc_iso_usage_debugfs_init(struct dentry *emc_debugfs_root);
+unsigned long tegra_emc_apply_efficiency(unsigned long total_bw,
+       unsigned long iso_bw, unsigned long max_rate, u32 usage_flags,
+       unsigned long *iso_bw_min);
 void tegra_emc_dram_type_init(struct clk *c);
 int tegra_emc_get_dram_type(void);
 int tegra_emc_get_dram_temperature(void);
@@ -37,16 +69,24 @@ int tegra_emc_set_over_temp_state(unsigned long state);
 
 int tegra_emc_set_rate(unsigned long rate);
 long tegra_emc_round_rate(unsigned long rate);
+long tegra_emc_round_rate_updown(unsigned long rate, bool up);
 struct clk *tegra_emc_predict_parent(unsigned long rate, u32 *div_value);
 bool tegra_emc_is_parent_ready(unsigned long rate, struct clk **parent,
                unsigned long *parent_rate, unsigned long *backup_rate);
 void tegra_emc_timing_invalidate(void);
+void tegra_mc_divider_update(struct clk *emc);
 
 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
 int tegra_emc_backup(unsigned long rate);
 void tegra_init_dram_bit_map(const u32 *bit_map, int map_size);
 #endif
 
+#ifdef CONFIG_ARCH_TEGRA_14x_SOC
+#define TEGRA_EMC_DSR_NORMAL   0x0
+#define TEGRA_EMC_DSR_OVERRIDE 0x1
+int tegra_emc_dsr_override(int override);
+#endif
+
 #ifdef CONFIG_PM_SLEEP
 void tegra_mc_timing_restore(void);
 #else