ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
index c0224fb..6b86d50 100644 (file)
@@ -2,20 +2,23 @@
  * arch/arm/mach-tegra/include/mach/pm.h
  *
  * Copyright (C) 2010 Google, Inc.
- * Copyright (C) 2010-2011 NVIDIA Corporation
  *
  * Author:
  *     Colin Cross <ccross@google.com>
  *
- * This software is licensed under the terms of the GNU General Public
- * License version 2, as published by the Free Software Foundation, and
- * may be copied, distributed, and modified under those terms.
+ * Copyright (c) 2010-2013, NVIDIA CORPORATION.  All rights reserved.
  *
- * This program is distributed in the hope that it will be useful,
- * but WITHOUT ANY WARRANTY; without even the implied warranty of
- * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
- * GNU General Public License for more details.
+ * This program is free software; you can redistribute it and/or modify it
+ * under the terms and conditions of the GNU General Public License,
+ * version 2, as published by the Free Software Foundation.
  *
+ * This program is distributed in the hope it will be useful, but WITHOUT
+ * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
+ * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
+ * more details.
+ *
+ * You should have received a copy of the GNU General Public License
+ * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  */
 
 
 #include <linux/mutex.h>
 #include <linux/init.h>
 #include <linux/errno.h>
+#include <linux/clkdev.h>
+
+#include "iomap.h"
+
+#include "pmc.h"
+
+#define PMC_SCRATCH0           0x50
+#define PMC_SCRATCH1           0x54
+#define PMC_SCRATCH4           0x60
 
-enum tegra_suspend_mode {
-       TEGRA_SUSPEND_NONE = 0,
-       TEGRA_SUSPEND_LP2,      /* CPU voltage off */
-       TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
-       TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
-       TEGRA_MAX_SUSPEND_MODE,
+enum suspend_stage {
+       TEGRA_SUSPEND_BEFORE_PERIPHERAL,
+       TEGRA_SUSPEND_BEFORE_CPU,
+};
+
+enum resume_stage {
+       TEGRA_RESUME_AFTER_PERIPHERAL,
+       TEGRA_RESUME_AFTER_CPU,
 };
 
 struct tegra_suspend_platform_data {
@@ -41,28 +55,94 @@ struct tegra_suspend_platform_data {
        unsigned long core_off_timer;   /* core power off time ticks, LP0 */
        bool corereq_high;         /* Core power request active-high */
        bool sysclkreq_high;       /* System clock request is active-high */
+       bool sysclkreq_gpio;       /* if System clock request is set to gpio */
+       bool combined_req;         /* if core & CPU power requests are combined */
        enum tegra_suspend_mode suspend_mode;
        unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
+       void (*board_suspend)(int lp_state, enum suspend_stage stg);
+       /* lp_state = 0 for LP0 state, 1 for LP1 state, 2 for LP2 state */
+       void (*board_resume)(int lp_state, enum resume_stage stg);
+       unsigned int cpu_resume_boost;  /* CPU frequency resume boost in kHz */
+#ifdef CONFIG_TEGRA_LP1_LOW_COREVOLTAGE
+       bool lp1_lowvolt_support;
+       unsigned int i2c_base_addr;
+       unsigned int pmuslave_addr;
+       unsigned int core_reg_addr;
+       unsigned int lp1_core_volt_low_cold;
+       unsigned int lp1_core_volt_low;
+       unsigned int lp1_core_volt_high;
+#endif
+       unsigned int lp1bb_core_volt_min;
+       unsigned long lp1bb_emc_rate_min;
+       unsigned long lp1bb_emc_rate_max;
+#ifdef CONFIG_ARCH_TEGRA_HAS_SYMMETRIC_CPU_PWR_GATE
+       unsigned long min_residency_vmin_fmin;
+       unsigned long min_residency_ncpu_slow;
+       unsigned long min_residency_ncpu_fast;
+       unsigned long min_residency_crail;
+       bool crail_up_early;
+#endif
+       unsigned long min_residency_mclk_stop;
+       bool usb_vbus_internal_wake; /* support for internal vbus wake */
+       bool usb_id_internal_wake; /* support for internal id wake */
+
+       void (*suspend_dfll_bypass)(void);
+       void (*resume_dfll_bypass)(void);
 };
 
+/* clears io dpd settings before kernel code */
+void tegra_bl_io_dpd_cleanup(void);
+
 unsigned long tegra_cpu_power_good_time(void);
 unsigned long tegra_cpu_power_off_time(void);
 unsigned long tegra_cpu_lp2_min_residency(void);
-void tegra_clear_cpu_in_lp2(int cpu);
-bool tegra_set_cpu_in_lp2(int cpu);
-
-int tegra_suspend_dram(enum tegra_suspend_mode mode);
-
-#define TEGRA_POWER_SDRAM_SELFREFRESH  0x400   /* SDRAM is in self-refresh */
+unsigned long tegra_mc_clk_stop_min_residency(void);
+#ifdef CONFIG_ARCH_TEGRA_HAS_SYMMETRIC_CPU_PWR_GATE
+unsigned long tegra_min_residency_vmin_fmin(void);
+unsigned long tegra_min_residency_ncpu(void);
+unsigned long tegra_min_residency_crail(void);
+bool tegra_crail_can_start_early(void);
+#else
+static inline bool tegra_crail_can_start_early(void)
+{ return false; }
+#endif
+void tegra_limit_cpu_power_timers(unsigned long us_on, unsigned long us_off);
+void tegra_clear_cpu_in_pd(int cpu);
+bool tegra_set_cpu_in_pd(int cpu);
 
-#define TEGRA_POWER_CLUSTER_G          0x1000  /* G CPU */
-#define TEGRA_POWER_CLUSTER_LP         0x2000  /* LP CPU */
-#define TEGRA_POWER_CLUSTER_MASK       0x3000
-#define TEGRA_POWER_CLUSTER_IMMEDIATE  0x4000  /* Immediate wake */
-#define TEGRA_POWER_CLUSTER_FORCE      0x8000  /* Force switch */
+void tegra_mc_clk_prepare(void);
+void tegra_mc_clk_finish(void);
+int tegra_suspend_dram(enum tegra_suspend_mode mode, unsigned int flags);
+#ifdef CONFIG_TEGRA_LP0_IN_IDLE
+int tegra_enter_lp0(unsigned long sleep_time);
+#else
+static inline int tegra_enter_lp0(unsigned long sleep_time)
+{ return 0; }
+#endif
+#ifdef CONFIG_TEGRA_LP1_LOW_COREVOLTAGE
+int tegra_is_lp1_suspend_mode(void);
+#endif
+void tegra_lp1bb_suspend_emc_rate(unsigned long emc_min, unsigned long emc_max);
+void tegra_lp1bb_suspend_mv_set(int mv);
+unsigned long tegra_lp1bb_emc_min_rate_get(void);
 
+#ifdef CONFIG_ARCH_TEGRA_14x_SOC
 #define FLOW_CTRL_CLUSTER_CONTROL \
        (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
+#endif
+
+#define FLOW_CTRL_CPU_PWR_CSR \
+       (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x38)
+#define FLOW_CTRL_CPU_PWR_CSR_RAIL_ENABLE      1
+
+#define FLOW_CTRL_MPID \
+       (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x3c)
+
+#define FLOW_CTRL_RAM_REPAIR \
+       (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x40)
+#define FLOW_CTRL_RAM_REPAIR_BYPASS_EN (1<<2)
+#define FLOW_CTRL_RAM_REPAIR_STS       (1<<1)
+#define FLOW_CTRL_RAM_REPAIR_REQ       (1<<0)
 
 #define FUSE_SKU_DIRECT_CONFIG \
        (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
@@ -71,25 +151,6 @@ int tegra_suspend_dram(enum tegra_suspend_mode mode);
 
 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
 
-unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
-unsigned int tegra_get_slowest_cpu_n(void);
-unsigned long tegra_cpu_lowest_speed(void);
-unsigned long tegra_cpu_highest_speed(void);
-int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
-
-#if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
-int tegra_auto_hotplug_init(struct mutex *cpu_lock);
-void tegra_auto_hotplug_exit(void);
-void tegra_auto_hotplug_governor(unsigned int cpu_freq);
-#else
-static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
-{ return 0; }
-static inline void tegra_auto_hotplug_exit(void)
-{ }
-static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
-{ }
-#endif
-
 u64 tegra_rtc_read_ms(void);
 
 /*
@@ -97,48 +158,35 @@ u64 tegra_rtc_read_ms(void);
  */
 extern void (*tegra_deep_sleep)(int);
 
-unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
-
-#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+unsigned int tegra_idle_power_down_last(unsigned int us, unsigned int flags);
 
-#define INSTRUMENT_CLUSTER_SWITCH 0    /* Must be zero for ARCH_TEGRA_2x_SOC */
-#define DEBUG_CLUSTER_SWITCH 0         /* Must be zero for ARCH_TEGRA_2x_SOC */
-#define PARAMETERIZE_CLUSTER_SWITCH 0  /* Must be zero for ARCH_TEGRA_2x_SOC */
-static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
-{ return -EPERM; }
-#define tegra_cluster_switch_prolog(flags) do {} while(0)
-#define tegra_cluster_switch_epilog(flags) do {} while(0)
-static inline bool is_g_cluster_present(void)
-{ return true; }
-static inline unsigned int is_lp_cluster(void)
-{ return 0; }
-#define tegra_lp0_suspend_mc() do {} while(0)
-#define tegra_lp0_resume_mc() do {} while(0)
-void tegra2_lp0_suspend_init(void);
-
-#else
-
-#define INSTRUMENT_CLUSTER_SWITCH 1    /* Should be zero for shipping code */
-#define DEBUG_CLUSTER_SWITCH 1         /* Should be zero for shipping code */
-#define PARAMETERIZE_CLUSTER_SWITCH 1  /* Should be zero for shipping code */
-
-#ifdef CONFIG_PM_SLEEP
-int tegra_cluster_control(unsigned int us, unsigned int flags);
-void tegra_cluster_switch_prolog(unsigned int flags);
-void tegra_cluster_switch_epilog(unsigned int flags);
+#if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
 void tegra_lp0_suspend_mc(void);
 void tegra_lp0_resume_mc(void);
+void tegra_lp0_cpu_mode(bool enter);
 #else
-static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
-{
-       return -EPERM;
-}
-static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
-static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
 static inline void tegra_lp0_suspend_mc(void) {}
 static inline void tegra_lp0_resume_mc(void) {}
+static inline void tegra_lp0_cpu_mode(bool enter) {}
 #endif
 
+#ifdef CONFIG_TEGRA_CLUSTER_CONTROL
+#define INSTRUMENT_CLUSTER_SWITCH 1    /* Should be zero for shipping code */
+#define DEBUG_CLUSTER_SWITCH 0         /* Should be zero for shipping code */
+#define PARAMETERIZE_CLUSTER_SWITCH 1  /* Should be zero for shipping code */
+
+#define CLUSTER_SWITCH_TIME_AVG_SHIFT  4
+#define CLUSTER_SWITCH_AVG_SAMPLES     (0x1U << CLUSTER_SWITCH_TIME_AVG_SHIFT)
+
+enum tegra_cluster_switch_time_id {
+       tegra_cluster_switch_time_id_start = 0,
+       tegra_cluster_switch_time_id_prolog,
+       tegra_cluster_switch_time_id_switch,
+       tegra_cluster_switch_time_id_epilog,
+       tegra_cluster_switch_time_id_end,
+       tegra_cluster_switch_time_id_max
+};
+
 static inline bool is_g_cluster_present(void)
 {
        u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
@@ -149,38 +197,111 @@ static inline bool is_g_cluster_present(void)
 static inline unsigned int is_lp_cluster(void)
 {
        unsigned int reg;
+#ifdef CONFIG_ARCH_TEGRA_14x_SOC
        reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
-       return (reg & 1); /* 0 == G, 1 == LP*/
-}
+       return reg & 1; /* 0 == G, 1 == LP*/
+#else
+       asm("mrc        p15, 0, %0, c0, c0, 5\n"
+           "ubfx       %0, %0, #8, #4"
+           : "=r" (reg)
+           :
+           : "cc","memory");
+       return reg ; /* 0 == G, 1 == LP*/
 #endif
+}
+int tegra_cluster_control(unsigned int us, unsigned int flags);
+void tegra_cluster_switch_prolog(unsigned int flags);
+void tegra_cluster_switch_epilog(unsigned int flags);
+int tegra_switch_to_g_cluster(void);
+int tegra_switch_to_lp_cluster(void);
+int tegra_cluster_switch(struct clk *cpu_clk, struct clk *new_cluster_clk);
+#else
+#define INSTRUMENT_CLUSTER_SWITCH 0    /* Must be zero for ARCH_TEGRA_2x_SOC */
+#define DEBUG_CLUSTER_SWITCH 0         /* Must be zero for ARCH_TEGRA_2x_SOC */
+#define PARAMETERIZE_CLUSTER_SWITCH 0  /* Must be zero for ARCH_TEGRA_2x_SOC */
 
-static inline void tegra_lp0_suspend_init(void)
+static inline bool is_g_cluster_present(void)   { return true; }
+static inline unsigned int is_lp_cluster(void)  { return 0; }
+static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
 {
-#ifdef CONFIG_ARCH_TEGRA_2x_SOC
-       tegra2_lp0_suspend_init();
-#endif
+       return -EPERM;
 }
+static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
+static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
+static inline int tegra_switch_to_g_cluster(void)
+{
+       return -EPERM;
+}
+static inline int tegra_switch_to_lp_cluster(void)
+{
+       return -EPERM;
+}
+static inline int tegra_cluster_switch(struct clk *cpu_clk,
+                                      struct clk *new_cluster_clk)
+{
+       return -EPERM;
+}
+#endif
+
+#if INSTRUMENT_CLUSTER_SWITCH
+void tegra_cluster_switch_time(unsigned int flags, int id);
+#else
+static inline void tegra_cluster_switch_time(unsigned int flags, int id) { }
+#endif
 
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
+void tegra2_lp0_suspend_init(void);
 void tegra2_lp2_set_trigger(unsigned long cycles);
 unsigned long tegra2_lp2_timer_remain(void);
+#else
+void tegra3_lp2_set_trigger(unsigned long cycles);
+unsigned long tegra3_lp2_timer_remain(void);
+int tegra3_is_cpu_wake_timer_ready(unsigned int cpu);
+void tegra3_lp2_timer_cancel_secondary(void);
 #endif
 
-static inline void tegra_lp2_set_trigger(unsigned long cycles)
+static inline void tegra_lp0_suspend_init(void)
+{
+#ifdef CONFIG_ARCH_TEGRA_2x_SOC
+       tegra2_lp0_suspend_init();
+#endif
+}
+
+static inline void tegra_pd_set_trigger(unsigned long cycles)
 {
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
        tegra2_lp2_set_trigger(cycles);
+#else
+       tegra3_lp2_set_trigger(cycles);
 #endif
 }
 
-static inline unsigned long tegra_lp2_timer_remain(void)
+static inline unsigned long tegra_pd_timer_remain(void)
 {
 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
        return tegra2_lp2_timer_remain();
+#else
+       return tegra3_lp2_timer_remain();
+#endif
+}
+
+static inline int tegra_is_cpu_wake_timer_ready(unsigned int cpu)
+{
+#if defined(CONFIG_TEGRA_LP2_CPU_TIMER) || defined(CONFIG_ARCH_TEGRA_2x_SOC)
+       return 1;
+#else
+       return tegra3_is_cpu_wake_timer_ready(cpu);
+#endif
+}
+
+static inline void tegra_pd_timer_cancel_secondary(void)
+{
+#ifndef CONFIG_ARCH_TEGRA_2x_SOC
+       tegra3_lp2_timer_cancel_secondary();
 #endif
 }
 
-#if DEBUG_CLUSTER_SWITCH
+#if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
 extern unsigned int tegra_cluster_debug;
 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
 #else
@@ -200,4 +321,28 @@ extern bool tegra_all_cpus_booted __read_mostly;
 #define tegra_all_cpus_booted (true)
 #endif
 
+#if !defined(CONFIG_ARCH_TEGRA_2x_SOC) && !defined(CONFIG_ARCH_TEGRA_3x_SOC) \
+       && defined(CONFIG_SMP)
+void tegra_smp_clear_power_mask(void);
+#else
+static inline void tegra_smp_clear_power_mask(void){}
+#endif
+
+#if defined(CONFIG_ARCH_TEGRA_14x_SOC)
+void tegra_smp_save_power_mask(void);
+void tegra_smp_restore_power_mask(void);
+#endif
+
+#ifdef CONFIG_TEGRA_USE_SECURE_KERNEL
+void tegra_generic_smc(u32 type, u32 subtype, u32 arg);
+#endif
+
+/* The debug channel uart base physical address */
+extern unsigned long  debug_uart_port_base;
+
+extern struct clk *debug_uart_clk;
+void tegra_console_uart_suspend(void);
+void tegra_console_uart_resume(void);
+
+
 #endif /* _MACH_TEGRA_PM_H_ */