video: tegra: nvhost header update
[linux-3.10.git] / drivers / video / tegra / host / host1x / hw_host1x02_sync.h
1 /*
2  * Copyright (c) 2012-2013, NVIDIA CORPORATION.  All rights reserved.
3  *
4  * This program is free software; you can redistribute it and/or modify it
5  * under the terms and conditions of the GNU General Public License,
6  * version 2, as published by the Free Software Foundation.
7  *
8  * This program is distributed in the hope it will be useful, but WITHOUT
9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
11  * more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
15  */
16 /*
17  * Function naming determines intended use:
18  *
19  *     <x>_r(void) : Returns the offset for register <x>.
20  *
21  *     <x>_o(void) : Returns the offset for element <x>.
22  *
23  *     <x>_w(void) : Returns the word offset for word (4 byte) element <x>.
24  *
25  *     <x>_<y>_s(void) : Returns size of field <y> of register <x> in bits.
26  *
27  *     <x>_<y>_f(u32 v) : Returns a value based on 'v' which has been shifted
28  *         and masked to place it at field <y> of register <x>.  This value
29  *         can be |'d with others to produce a full register value for
30  *         register <x>.
31  *
32  *     <x>_<y>_m(void) : Returns a mask for field <y> of register <x>.  This
33  *         value can be ~'d and then &'d to clear the value of field <y> for
34  *         register <x>.
35  *
36  *     <x>_<y>_<z>_f(void) : Returns the constant value <z> after being shifted
37  *         to place it at field <y> of register <x>.  This value can be |'d
38  *         with others to produce a full register value for <x>.
39  *
40  *     <x>_<y>_v(u32 r) : Returns the value of field <y> from a full register
41  *         <x> value 'r' after being shifted to place its LSB at bit 0.
42  *         This value is suitable for direct comparison with other unshifted
43  *         values appropriate for use in field <y> of register <x>.
44  *
45  *     <x>_<y>_<z>_v(void) : Returns the constant value for <z> defined for
46  *         field <y> of register <x>.  This value is suitable for direct
47  *         comparison with unshifted values appropriate for use in field <y>
48  *         of register <x>.
49  */
50 #ifndef _hw_host1x02_sync_h_
51 #define _hw_host1x02_sync_h_
52
53 static inline u32 host1x_sync_intstatus_r(void)
54 {
55         return 0x0;
56 }
57 static inline u32 host1x_sync_intmask_r(void)
58 {
59         return 0x4;
60 }
61 static inline u32 host1x_sync_intc0mask_r(void)
62 {
63         return 0x8;
64 }
65 static inline u32 host1x_sync_hintstatus_r(void)
66 {
67         return 0x20;
68 }
69 static inline u32 host1x_sync_hintmask_r(void)
70 {
71         return 0x24;
72 }
73 static inline u32 host1x_sync_hintstatus_ext_r(void)
74 {
75         return 0x28;
76 }
77 static inline u32 host1x_sync_hintstatus_ext_ip_read_int_v(u32 r)
78 {
79         return (r >> 30) & 0x1;
80 }
81 static inline u32 host1x_sync_hintstatus_ext_ip_write_int_v(u32 r)
82 {
83         return (r >> 31) & 0x1;
84 }
85 static inline u32 host1x_sync_hintmask_ext_r(void)
86 {
87         return 0x2c;
88 }
89 static inline u32 host1x_sync_syncpt_thresh_cpu0_int_status_r(void)
90 {
91         return 0x40;
92 }
93 static inline u32 host1x_sync_syncpt_thresh_cpu1_int_status_r(void)
94 {
95         return 0x48;
96 }
97 static inline u32 host1x_sync_syncpt_thresh_int_disable_r(void)
98 {
99         return 0x60;
100 }
101 static inline u32 host1x_sync_syncpt_thresh_int_enable_cpu0_r(void)
102 {
103         return 0x68;
104 }
105 static inline u32 host1x_sync_cf0_setup_r(void)
106 {
107         return 0x80;
108 }
109 static inline u32 host1x_sync_cf0_setup_cf0_base_v(u32 r)
110 {
111         return (r >> 0) & 0x3ff;
112 }
113 static inline u32 host1x_sync_cf0_setup_cf0_limit_v(u32 r)
114 {
115         return (r >> 16) & 0x3ff;
116 }
117 static inline u32 host1x_sync_cmdproc_stat_r(void)
118 {
119         return 0xa8;
120 }
121 static inline u32 host1x_sync_cmdproc_stop_r(void)
122 {
123         return 0xac;
124 }
125 static inline u32 host1x_sync_ch_teardown_r(void)
126 {
127         return 0xb0;
128 }
129 static inline u32 host1x_sync_mod_teardown_r(void)
130 {
131         return 0xb4;
132 }
133 static inline u32 host1x_sync_mod_teardown_epp_teardown_f(u32 v)
134 {
135         return (v & 0x1) << 3;
136 }
137 static inline u32 host1x_sync_mod_teardown_gr2d_teardown_f(u32 v)
138 {
139         return (v & 0x1) << 5;
140 }
141 static inline u32 host1x_sync_usec_clk_r(void)
142 {
143         return 0x1a4;
144 }
145 static inline u32 host1x_sync_ctxsw_timeout_cfg_r(void)
146 {
147         return 0x1a8;
148 }
149 static inline u32 host1x_sync_ip_busy_timeout_r(void)
150 {
151         return 0x1bc;
152 }
153 static inline u32 host1x_sync_ip_read_timeout_addr_r(void)
154 {
155         return 0x1c0;
156 }
157 static inline u32 host1x_sync_ip_write_timeout_addr_r(void)
158 {
159         return 0x1c4;
160 }
161 static inline u32 host1x_sync_mlock_0_r(void)
162 {
163         return 0x2c0;
164 }
165 static inline u32 host1x_sync_mlock_owner_0_r(void)
166 {
167         return 0x340;
168 }
169 static inline u32 host1x_sync_mlock_owner_0_mlock_owner_chid_0_v(u32 r)
170 {
171         return (r >> 8) & 0xf;
172 }
173 static inline u32 host1x_sync_mlock_owner_0_mlock_cpu_owns_0_v(u32 r)
174 {
175         return (r >> 1) & 0x1;
176 }
177 static inline u32 host1x_sync_mlock_owner_0_mlock_ch_owns_0_v(u32 r)
178 {
179         return (r >> 0) & 0x1;
180 }
181 static inline u32 host1x_sync_syncpt_0_r(void)
182 {
183         return 0x400;
184 }
185 static inline u32 host1x_sync_syncpt_int_thresh_0_r(void)
186 {
187         return 0x500;
188 }
189 static inline u32 host1x_sync_syncpt_base_0_r(void)
190 {
191         return 0x600;
192 }
193 static inline u32 host1x_sync_syncpt_cpu_incr_r(void)
194 {
195         return 0x700;
196 }
197 static inline u32 host1x_sync_cbread0_r(void)
198 {
199         return 0x720;
200 }
201 static inline u32 host1x_sync_cfpeek_ctrl_r(void)
202 {
203         return 0x74c;
204 }
205 static inline u32 host1x_sync_cfpeek_ctrl_cfpeek_addr_f(u32 v)
206 {
207         return (v & 0x3ff) << 0;
208 }
209 static inline u32 host1x_sync_cfpeek_ctrl_cfpeek_addr_v(u32 r)
210 {
211         return (r >> 0) & 0x3ff;
212 }
213 static inline u32 host1x_sync_cfpeek_ctrl_cfpeek_channr_f(u32 v)
214 {
215         return (v & 0xf) << 16;
216 }
217 static inline u32 host1x_sync_cfpeek_ctrl_cfpeek_channr_v(u32 r)
218 {
219         return (r >> 16) & 0xf;
220 }
221 static inline u32 host1x_sync_cfpeek_ctrl_cfpeek_ena_f(u32 v)
222 {
223         return (v & 0x1) << 31;
224 }
225 static inline u32 host1x_sync_cfpeek_read_r(void)
226 {
227         return 0x750;
228 }
229 static inline u32 host1x_sync_cfpeek_ptrs_r(void)
230 {
231         return 0x754;
232 }
233 static inline u32 host1x_sync_cfpeek_ptrs_cf_rd_ptr_v(u32 r)
234 {
235         return (r >> 0) & 0x3ff;
236 }
237 static inline u32 host1x_sync_cfpeek_ptrs_cf_wr_ptr_v(u32 r)
238 {
239         return (r >> 16) & 0x3ff;
240 }
241 static inline u32 host1x_sync_cbstat_0_r(void)
242 {
243         return 0x758;
244 }
245 static inline u32 host1x_sync_cbstat_0_cboffset0_v(u32 r)
246 {
247         return (r >> 0) & 0xffff;
248 }
249 static inline u32 host1x_sync_cbstat_0_cbclass0_v(u32 r)
250 {
251         return (r >> 16) & 0x3ff;
252 }
253 static inline u32 host1x_sync_actmon_ctrl_r(void)
254 {
255         return 0x9d0;
256 }
257 static inline u32 host1x_sync_actmon_ctrl_enb_f(u32 v)
258 {
259         return (v & 0x1) << 31;
260 }
261 static inline u32 host1x_sync_actmon_ctrl_enb_m(void)
262 {
263         return 0x1 << 31;
264 }
265 static inline u32 host1x_sync_actmon_ctrl_avg_above_wmark_en_m(void)
266 {
267         return 0x1 << 21;
268 }
269 static inline u32 host1x_sync_actmon_ctrl_avg_below_wmark_en_m(void)
270 {
271         return 0x1 << 20;
272 }
273 static inline u32 host1x_sync_actmon_ctrl_enb_periodic_f(u32 v)
274 {
275         return (v & 0x1) << 18;
276 }
277 static inline u32 host1x_sync_actmon_ctrl_enb_periodic_m(void)
278 {
279         return 0x1 << 18;
280 }
281 static inline u32 host1x_sync_actmon_ctrl_k_val_f(u32 v)
282 {
283         return (v & 0x7) << 10;
284 }
285 static inline u32 host1x_sync_actmon_ctrl_k_val_m(void)
286 {
287         return 0x7 << 10;
288 }
289 static inline u32 host1x_sync_actmon_init_avg_r(void)
290 {
291         return 0x9dc;
292 }
293 static inline u32 host1x_sync_actmon_count_weight_r(void)
294 {
295         return 0x9e8;
296 }
297 static inline u32 host1x_sync_actmon_avg_count_r(void)
298 {
299         return 0x9f0;
300 }
301 static inline u32 host1x_sync_actmon_status_r(void)
302 {
303         return 0x9f4;
304 }
305 static inline u32 host1x_sync_actmon_status_sample_period_f(u32 v)
306 {
307         return (v & 0xff) << 3;
308 }
309 static inline u32 host1x_sync_actmon_status_status_source_f(u32 v)
310 {
311         return (v & 0x1) << 2;
312 }
313 static inline u32 host1x_sync_actmon_status_status_source_usec_v(void)
314 {
315         return 0x00000001;
316 }
317 static inline u32 host1x_sync_actmon_status_gr3d_mon_act_f(u32 v)
318 {
319         return (v & 0x1) << 0;
320 }
321 static inline u32 host1x_sync_actmon_intr_status_r(void)
322 {
323         return 0x9f8;
324 }
325 #endif