arm: tegra: Move driver files to drivers/platform
[linux-3.10.git] / drivers / platform / tegra / reset.c
1 /*
2  * drivers/platform/tegra/reset.c
3  *
4  * Copyright (C) 2011-2014, NVIDIA Corporation. All rights reserved.
5  *
6  * This software is licensed under the terms of the GNU General Public
7  * License version 2, as published by the Free Software Foundation, and
8  * may be copied, distributed, and modified under those terms.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  */
16
17 #include <linux/init.h>
18 #include <linux/io.h>
19 #include <linux/cpumask.h>
20 #include <linux/bitops.h>
21 #include <linux/tegra-soc.h>
22 #include <linux/tegra-fuse.h>
23
24 #include <asm/cacheflush.h>
25 #include <asm/psci.h>
26
27 #include "iomap.h"
28 #include "irammap.h"
29 #include <linux/platform/tegra/reset.h>
30 #include "sleep.h"
31 #include "pm.h"
32 #include <linux/platform/tegra/common.h>
33
34 #define TEGRA_IRAM_RESET_BASE (TEGRA_IRAM_BASE + \
35                                 TEGRA_IRAM_RESET_HANDLER_OFFSET)
36
37 static bool is_enabled;
38
39 static void tegra_cpu_reset_handler_enable(void)
40 {
41         void __iomem *iram_base = IO_ADDRESS(TEGRA_IRAM_BASE);
42         void __iomem *evp_cpu_reset =
43                 IO_ADDRESS(TEGRA_EXCEPTION_VECTORS_BASE + 0x100);
44         void __iomem *sb_ctrl = IO_ADDRESS(TEGRA_SB_BASE);
45         unsigned long reg;
46
47         BUG_ON(is_enabled);
48         BUG_ON(tegra_cpu_reset_handler_size > TEGRA_RESET_HANDLER_SIZE);
49
50         memcpy(iram_base, (void *)__tegra_cpu_reset_handler_start,
51                 tegra_cpu_reset_handler_size);
52
53 #if defined(CONFIG_ARM_PSCI)
54         if (psci_ops.cpu_on) {
55                 psci_ops.cpu_on(0, TEGRA_RESET_HANDLER_BASE +
56                         tegra_cpu_reset_handler_offset);
57         } else {
58 #endif
59
60                 /* NOTE: This must be the one and only write to the EVP CPU
61                  * reset vector in the entire system. */
62                 writel(TEGRA_RESET_HANDLER_BASE +
63                         tegra_cpu_reset_handler_offset, evp_cpu_reset);
64                 wmb();
65                 reg = readl(evp_cpu_reset);
66
67                 /*
68                  * Prevent further modifications to the physical reset vector.
69                  *  NOTE: Has no effect on chips prior to Tegra30.
70                  */
71                 if (tegra_get_chip_id() != TEGRA_CHIPID_TEGRA2) {
72                         reg = readl(sb_ctrl);
73                         reg |= 2;
74                         writel(reg, sb_ctrl);
75                         wmb();
76                 }
77 #if defined(CONFIG_ARM_PSCI)
78         }
79 #endif
80
81         is_enabled = true;
82 }
83
84 #ifdef CONFIG_PM_SLEEP
85 void tegra_cpu_reset_handler_save(void)
86 {
87         unsigned int i;
88         BUG_ON(!is_enabled);
89         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
90                 __tegra_cpu_reset_handler_data[i] =
91                         tegra_cpu_reset_handler_ptr[i];
92         is_enabled = false;
93 }
94
95 void tegra_cpu_reset_handler_restore(void)
96 {
97         unsigned int i;
98         BUG_ON(is_enabled);
99         tegra_cpu_reset_handler_enable();
100         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
101                 tegra_cpu_reset_handler_ptr[i] =
102                         __tegra_cpu_reset_handler_data[i];
103         is_enabled = true;
104 }
105 #endif
106
107 static int __init tegra_cpu_reset_handler_init(void)
108 {
109 #ifdef CONFIG_SMP
110         __tegra_cpu_reset_handler_data[TEGRA_RESET_MASK_PRESENT] =
111                 *((ulong *)cpu_present_mask);
112         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_SECONDARY] =
113                 virt_to_phys((void *)tegra_secondary_startup);
114 #endif
115
116 #ifdef CONFIG_PM_SLEEP
117         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP1] =
118                 TEGRA_IRAM_CODE_AREA;
119         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP2] =
120                 virt_to_phys((void *)tegra_resume);
121 #endif
122
123 #ifdef CONFIG_ARM64
124         flush_icache_range(
125         (unsigned long)&__tegra_cpu_reset_handler_data[0],
126         (unsigned long)&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]);
127 #else
128         /* Push all of reset handler data out to the L3 memory system. */
129         __cpuc_coherent_kern_range(
130         (unsigned long)&__tegra_cpu_reset_handler_data[0],
131         (unsigned long)&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]);
132
133         outer_clean_range(__pa(&__tegra_cpu_reset_handler_data[0]),
134                 __pa(&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]));
135 #endif
136
137         if (!tegra_cpu_is_dsim()) /* Can't write IRAM on DSIM/MTS (yet) */
138                 tegra_cpu_reset_handler_enable();
139
140         __tegra_cpu_reset_handler_data[TEGRA_RESET_SECURE_FW_PRESENT] =
141                 tegra_cpu_is_secure();
142
143         return 0;
144 }
145 early_initcall(tegra_cpu_reset_handler_init);