b43: Fix some MAC locking
[linux-3.10.git] / drivers / net / wireless / b43 / phy_common.c
1 /*
2
3   Broadcom B43 wireless driver
4   Common PHY routines
5
6   Copyright (c) 2005 Martin Langer <martin-langer@gmx.de>,
7   Copyright (c) 2005-2007 Stefano Brivio <stefano.brivio@polimi.it>
8   Copyright (c) 2005-2008 Michael Buesch <mb@bu3sch.de>
9   Copyright (c) 2005, 2006 Danny van Dyk <kugelfang@gentoo.org>
10   Copyright (c) 2005, 2006 Andreas Jaggi <andreas.jaggi@waterwave.ch>
11
12   This program is free software; you can redistribute it and/or modify
13   it under the terms of the GNU General Public License as published by
14   the Free Software Foundation; either version 2 of the License, or
15   (at your option) any later version.
16
17   This program is distributed in the hope that it will be useful,
18   but WITHOUT ANY WARRANTY; without even the implied warranty of
19   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20   GNU General Public License for more details.
21
22   You should have received a copy of the GNU General Public License
23   along with this program; see the file COPYING.  If not, write to
24   the Free Software Foundation, Inc., 51 Franklin Steet, Fifth Floor,
25   Boston, MA 02110-1301, USA.
26
27 */
28
29 #include "phy_common.h"
30 #include "phy_g.h"
31 #include "phy_a.h"
32 #include "phy_n.h"
33 #include "phy_lp.h"
34 #include "b43.h"
35 #include "main.h"
36
37
38 int b43_phy_allocate(struct b43_wldev *dev)
39 {
40         struct b43_phy *phy = &(dev->phy);
41         int err;
42
43         phy->ops = NULL;
44
45         switch (phy->type) {
46         case B43_PHYTYPE_A:
47                 phy->ops = &b43_phyops_a;
48                 break;
49         case B43_PHYTYPE_G:
50                 phy->ops = &b43_phyops_g;
51                 break;
52         case B43_PHYTYPE_N:
53 #ifdef CONFIG_B43_NPHY
54                 phy->ops = &b43_phyops_n;
55 #endif
56                 break;
57         case B43_PHYTYPE_LP:
58 #ifdef CONFIG_B43_PHY_LP
59                 phy->ops = &b43_phyops_lp;
60 #endif
61                 break;
62         }
63         if (B43_WARN_ON(!phy->ops))
64                 return -ENODEV;
65
66         err = phy->ops->allocate(dev);
67         if (err)
68                 phy->ops = NULL;
69
70         return err;
71 }
72
73 void b43_phy_free(struct b43_wldev *dev)
74 {
75         dev->phy.ops->free(dev);
76         dev->phy.ops = NULL;
77 }
78
79 int b43_phy_init(struct b43_wldev *dev)
80 {
81         struct b43_phy *phy = &dev->phy;
82         const struct b43_phy_operations *ops = phy->ops;
83         int err;
84
85         phy->channel = ops->get_default_chan(dev);
86
87         ops->software_rfkill(dev, RFKILL_STATE_UNBLOCKED);
88         err = ops->init(dev);
89         if (err) {
90                 b43err(dev->wl, "PHY init failed\n");
91                 goto err_block_rf;
92         }
93         /* Make sure to switch hardware and firmware (SHM) to
94          * the default channel. */
95         err = b43_switch_channel(dev, ops->get_default_chan(dev));
96         if (err) {
97                 b43err(dev->wl, "PHY init: Channel switch to default failed\n");
98                 goto err_phy_exit;
99         }
100
101         return 0;
102
103 err_phy_exit:
104         if (ops->exit)
105                 ops->exit(dev);
106 err_block_rf:
107         ops->software_rfkill(dev, RFKILL_STATE_SOFT_BLOCKED);
108
109         return err;
110 }
111
112 void b43_phy_exit(struct b43_wldev *dev)
113 {
114         const struct b43_phy_operations *ops = dev->phy.ops;
115
116         ops->software_rfkill(dev, RFKILL_STATE_SOFT_BLOCKED);
117         if (ops->exit)
118                 ops->exit(dev);
119 }
120
121 bool b43_has_hardware_pctl(struct b43_wldev *dev)
122 {
123         if (!dev->phy.hardware_power_control)
124                 return 0;
125         if (!dev->phy.ops->supports_hwpctl)
126                 return 0;
127         return dev->phy.ops->supports_hwpctl(dev);
128 }
129
130 void b43_radio_lock(struct b43_wldev *dev)
131 {
132         u32 macctl;
133
134         macctl = b43_read32(dev, B43_MMIO_MACCTL);
135         B43_WARN_ON(macctl & B43_MACCTL_RADIOLOCK);
136         macctl |= B43_MACCTL_RADIOLOCK;
137         b43_write32(dev, B43_MMIO_MACCTL, macctl);
138         /* Commit the write and wait for the device
139          * to exit any radio register access. */
140         b43_read32(dev, B43_MMIO_MACCTL);
141         udelay(10);
142 }
143
144 void b43_radio_unlock(struct b43_wldev *dev)
145 {
146         u32 macctl;
147
148         /* Commit any write */
149         b43_read16(dev, B43_MMIO_PHY_VER);
150         /* unlock */
151         macctl = b43_read32(dev, B43_MMIO_MACCTL);
152         B43_WARN_ON(!(macctl & B43_MACCTL_RADIOLOCK));
153         macctl &= ~B43_MACCTL_RADIOLOCK;
154         b43_write32(dev, B43_MMIO_MACCTL, macctl);
155 }
156
157 void b43_phy_lock(struct b43_wldev *dev)
158 {
159 #if B43_DEBUG
160         B43_WARN_ON(dev->phy.phy_locked);
161         dev->phy.phy_locked = 1;
162 #endif
163         B43_WARN_ON(dev->dev->id.revision < 3);
164
165         if (!b43_is_mode(dev->wl, NL80211_IFTYPE_AP))
166                 b43_power_saving_ctl_bits(dev, B43_PS_AWAKE);
167 }
168
169 void b43_phy_unlock(struct b43_wldev *dev)
170 {
171 #if B43_DEBUG
172         B43_WARN_ON(!dev->phy.phy_locked);
173         dev->phy.phy_locked = 0;
174 #endif
175         B43_WARN_ON(dev->dev->id.revision < 3);
176
177         if (!b43_is_mode(dev->wl, NL80211_IFTYPE_AP))
178                 b43_power_saving_ctl_bits(dev, 0);
179 }
180
181 static inline void assert_mac_suspended(struct b43_wldev *dev)
182 {
183         if (!B43_DEBUG)
184                 return;
185         if ((b43_status(dev) >= B43_STAT_INITIALIZED) &&
186             (dev->mac_suspended <= 0)) {
187                 b43dbg(dev->wl, "PHY/RADIO register access with "
188                        "enabled MAC.\n");
189                 dump_stack();
190         }
191 }
192
193 u16 b43_radio_read(struct b43_wldev *dev, u16 reg)
194 {
195         assert_mac_suspended(dev);
196         return dev->phy.ops->radio_read(dev, reg);
197 }
198
199 void b43_radio_write(struct b43_wldev *dev, u16 reg, u16 value)
200 {
201         assert_mac_suspended(dev);
202         dev->phy.ops->radio_write(dev, reg, value);
203 }
204
205 void b43_radio_mask(struct b43_wldev *dev, u16 offset, u16 mask)
206 {
207         b43_radio_write16(dev, offset,
208                           b43_radio_read16(dev, offset) & mask);
209 }
210
211 void b43_radio_set(struct b43_wldev *dev, u16 offset, u16 set)
212 {
213         b43_radio_write16(dev, offset,
214                           b43_radio_read16(dev, offset) | set);
215 }
216
217 void b43_radio_maskset(struct b43_wldev *dev, u16 offset, u16 mask, u16 set)
218 {
219         b43_radio_write16(dev, offset,
220                           (b43_radio_read16(dev, offset) & mask) | set);
221 }
222
223 u16 b43_phy_read(struct b43_wldev *dev, u16 reg)
224 {
225         assert_mac_suspended(dev);
226         return dev->phy.ops->phy_read(dev, reg);
227 }
228
229 void b43_phy_write(struct b43_wldev *dev, u16 reg, u16 value)
230 {
231         assert_mac_suspended(dev);
232         dev->phy.ops->phy_write(dev, reg, value);
233 }
234
235 void b43_phy_mask(struct b43_wldev *dev, u16 offset, u16 mask)
236 {
237         b43_phy_write(dev, offset,
238                       b43_phy_read(dev, offset) & mask);
239 }
240
241 void b43_phy_set(struct b43_wldev *dev, u16 offset, u16 set)
242 {
243         b43_phy_write(dev, offset,
244                       b43_phy_read(dev, offset) | set);
245 }
246
247 void b43_phy_maskset(struct b43_wldev *dev, u16 offset, u16 mask, u16 set)
248 {
249         b43_phy_write(dev, offset,
250                       (b43_phy_read(dev, offset) & mask) | set);
251 }
252
253 int b43_switch_channel(struct b43_wldev *dev, unsigned int new_channel)
254 {
255         struct b43_phy *phy = &(dev->phy);
256         u16 channelcookie, savedcookie;
257         int err;
258
259         if (new_channel == B43_DEFAULT_CHANNEL)
260                 new_channel = phy->ops->get_default_chan(dev);
261
262         /* First we set the channel radio code to prevent the
263          * firmware from sending ghost packets.
264          */
265         channelcookie = new_channel;
266         if (b43_current_band(dev->wl) == IEEE80211_BAND_5GHZ)
267                 channelcookie |= 0x100;
268         //FIXME set 40Mhz flag if required
269         savedcookie = b43_shm_read16(dev, B43_SHM_SHARED, B43_SHM_SH_CHAN);
270         b43_shm_write16(dev, B43_SHM_SHARED, B43_SHM_SH_CHAN, channelcookie);
271
272         /* Now try to switch the PHY hardware channel. */
273         err = phy->ops->switch_channel(dev, new_channel);
274         if (err)
275                 goto err_restore_cookie;
276
277         dev->phy.channel = new_channel;
278         /* Wait for the radio to tune to the channel and stabilize. */
279         msleep(8);
280
281         return 0;
282
283 err_restore_cookie:
284         b43_shm_write16(dev, B43_SHM_SHARED,
285                         B43_SHM_SH_CHAN, savedcookie);
286
287         return err;
288 }
289
290 void b43_software_rfkill(struct b43_wldev *dev, enum rfkill_state state)
291 {
292         struct b43_phy *phy = &dev->phy;
293
294         if (state == RFKILL_STATE_HARD_BLOCKED) {
295                 /* We cannot hardware-block the device */
296                 state = RFKILL_STATE_SOFT_BLOCKED;
297         }
298
299         phy->ops->software_rfkill(dev, state);
300         phy->radio_on = (state == RFKILL_STATE_UNBLOCKED);
301 }
302
303 /**
304  * b43_phy_txpower_adjust_work - TX power workqueue.
305  *
306  * Workqueue for updating the TX power parameters in hardware.
307  */
308 void b43_phy_txpower_adjust_work(struct work_struct *work)
309 {
310         struct b43_wl *wl = container_of(work, struct b43_wl,
311                                          txpower_adjust_work);
312         struct b43_wldev *dev;
313
314         mutex_lock(&wl->mutex);
315         dev = wl->current_dev;
316
317         if (likely(dev && (b43_status(dev) >= B43_STAT_STARTED)))
318                 dev->phy.ops->adjust_txpower(dev);
319
320         mutex_unlock(&wl->mutex);
321 }
322
323 /* Called with wl->irq_lock locked */
324 void b43_phy_txpower_check(struct b43_wldev *dev, unsigned int flags)
325 {
326         struct b43_phy *phy = &dev->phy;
327         unsigned long now = jiffies;
328         enum b43_txpwr_result result;
329
330         if (!(flags & B43_TXPWR_IGNORE_TIME)) {
331                 /* Check if it's time for a TXpower check. */
332                 if (time_before(now, phy->next_txpwr_check_time))
333                         return; /* Not yet */
334         }
335         /* The next check will be needed in two seconds, or later. */
336         phy->next_txpwr_check_time = round_jiffies(now + (HZ * 2));
337
338         if ((dev->dev->bus->boardinfo.vendor == SSB_BOARDVENDOR_BCM) &&
339             (dev->dev->bus->boardinfo.type == SSB_BOARD_BU4306))
340                 return; /* No software txpower adjustment needed */
341
342         result = phy->ops->recalc_txpower(dev, !!(flags & B43_TXPWR_IGNORE_TSSI));
343         if (result == B43_TXPWR_RES_DONE)
344                 return; /* We are done. */
345         B43_WARN_ON(result != B43_TXPWR_RES_NEED_ADJUST);
346         B43_WARN_ON(phy->ops->adjust_txpower == NULL);
347
348         /* We must adjust the transmission power in hardware.
349          * Schedule b43_phy_txpower_adjust_work(). */
350         queue_work(dev->wl->hw->workqueue, &dev->wl->txpower_adjust_work);
351 }
352
353 int b43_phy_shm_tssi_read(struct b43_wldev *dev, u16 shm_offset)
354 {
355         const bool is_ofdm = (shm_offset != B43_SHM_SH_TSSI_CCK);
356         unsigned int a, b, c, d;
357         unsigned int average;
358         u32 tmp;
359
360         tmp = b43_shm_read32(dev, B43_SHM_SHARED, shm_offset);
361         a = tmp & 0xFF;
362         b = (tmp >> 8) & 0xFF;
363         c = (tmp >> 16) & 0xFF;
364         d = (tmp >> 24) & 0xFF;
365         if (a == 0 || a == B43_TSSI_MAX ||
366             b == 0 || b == B43_TSSI_MAX ||
367             c == 0 || c == B43_TSSI_MAX ||
368             d == 0 || d == B43_TSSI_MAX)
369                 return -ENOENT;
370         /* The values are OK. Clear them. */
371         tmp = B43_TSSI_MAX | (B43_TSSI_MAX << 8) |
372               (B43_TSSI_MAX << 16) | (B43_TSSI_MAX << 24);
373         b43_shm_write32(dev, B43_SHM_SHARED, shm_offset, tmp);
374
375         if (is_ofdm) {
376                 a = (a + 32) & 0x3F;
377                 b = (b + 32) & 0x3F;
378                 c = (c + 32) & 0x3F;
379                 d = (d + 32) & 0x3F;
380         }
381
382         /* Get the average of the values with 0.5 added to each value. */
383         average = (a + b + c + d + 2) / 4;
384         if (is_ofdm) {
385                 /* Adjust for CCK-boost */
386                 if (b43_shm_read16(dev, B43_SHM_SHARED, B43_SHM_SH_HOSTFLO)
387                     & B43_HF_CCKBOOST)
388                         average = (average >= 13) ? (average - 13) : 0;
389         }
390
391         return average;
392 }
393
394 void b43_phyop_switch_analog_generic(struct b43_wldev *dev, bool on)
395 {
396         b43_write16(dev, B43_MMIO_PHY0, on ? 0 : 0xF4);
397 }