mlx4: Traffic steering management support for SRIOV
[linux-3.10.git] / drivers / net / ethernet / mellanox / mlx4 / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <linux/mutex.h>
41 #include <linux/radix-tree.h>
42 #include <linux/timer.h>
43 #include <linux/semaphore.h>
44 #include <linux/workqueue.h>
45
46 #include <linux/mlx4/device.h>
47 #include <linux/mlx4/driver.h>
48 #include <linux/mlx4/doorbell.h>
49 #include <linux/mlx4/cmd.h>
50
51 #define DRV_NAME        "mlx4_core"
52 #define DRV_VERSION     "1.0"
53 #define DRV_RELDATE     "July 14, 2011"
54
55 enum {
56         MLX4_HCR_BASE           = 0x80680,
57         MLX4_HCR_SIZE           = 0x0001c,
58         MLX4_CLR_INT_SIZE       = 0x00008,
59         MLX4_SLAVE_COMM_BASE    = 0x0,
60         MLX4_COMM_PAGESIZE      = 0x1000
61 };
62
63 enum {
64         MLX4_MAX_MGM_ENTRY_SIZE = 0x1000,
65         MLX4_MAX_QP_PER_MGM     = 4 * (MLX4_MAX_MGM_ENTRY_SIZE / 16 - 2),
66         MLX4_MTT_ENTRY_PER_SEG  = 8,
67 };
68
69 enum {
70         MLX4_NUM_PDS            = 1 << 15
71 };
72
73 enum {
74         MLX4_CMPT_TYPE_QP       = 0,
75         MLX4_CMPT_TYPE_SRQ      = 1,
76         MLX4_CMPT_TYPE_CQ       = 2,
77         MLX4_CMPT_TYPE_EQ       = 3,
78         MLX4_CMPT_NUM_TYPE
79 };
80
81 enum {
82         MLX4_CMPT_SHIFT         = 24,
83         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
84 };
85
86 enum mlx4_mr_state {
87         MLX4_MR_DISABLED = 0,
88         MLX4_MR_EN_HW,
89         MLX4_MR_EN_SW
90 };
91
92 #define MLX4_COMM_TIME          10000
93 enum {
94         MLX4_COMM_CMD_RESET,
95         MLX4_COMM_CMD_VHCR0,
96         MLX4_COMM_CMD_VHCR1,
97         MLX4_COMM_CMD_VHCR2,
98         MLX4_COMM_CMD_VHCR_EN,
99         MLX4_COMM_CMD_VHCR_POST,
100         MLX4_COMM_CMD_FLR = 254
101 };
102
103 /*The flag indicates that the slave should delay the RESET cmd*/
104 #define MLX4_DELAY_RESET_SLAVE 0xbbbbbbb
105 /*indicates how many retries will be done if we are in the middle of FLR*/
106 #define NUM_OF_RESET_RETRIES    10
107 #define SLEEP_TIME_IN_RESET     (2 * 1000)
108 enum mlx4_resource {
109         RES_QP,
110         RES_CQ,
111         RES_SRQ,
112         RES_XRCD,
113         RES_MPT,
114         RES_MTT,
115         RES_MAC,
116         RES_VLAN,
117         RES_EQ,
118         RES_COUNTER,
119         MLX4_NUM_OF_RESOURCE_TYPE
120 };
121
122 enum mlx4_alloc_mode {
123         RES_OP_RESERVE,
124         RES_OP_RESERVE_AND_MAP,
125         RES_OP_MAP_ICM,
126 };
127
128
129 /*
130  *Virtual HCR structures.
131  * mlx4_vhcr is the sw representation, in machine endianess
132  *
133  * mlx4_vhcr_cmd is the formalized structure, the one that is passed
134  * to FW to go through communication channel.
135  * It is big endian, and has the same structure as the physical HCR
136  * used by command interface
137  */
138 struct mlx4_vhcr {
139         u64     in_param;
140         u64     out_param;
141         u32     in_modifier;
142         u32     errno;
143         u16     op;
144         u16     token;
145         u8      op_modifier;
146         u8      e_bit;
147 };
148
149 struct mlx4_vhcr_cmd {
150         __be64 in_param;
151         __be32 in_modifier;
152         __be64 out_param;
153         __be16 token;
154         u16 reserved;
155         u8 status;
156         u8 flags;
157         __be16 opcode;
158 };
159
160 struct mlx4_cmd_info {
161         u16 opcode;
162         bool has_inbox;
163         bool has_outbox;
164         bool out_is_imm;
165         bool encode_slave_id;
166         int (*verify)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
167                       struct mlx4_cmd_mailbox *inbox);
168         int (*wrapper)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
169                        struct mlx4_cmd_mailbox *inbox,
170                        struct mlx4_cmd_mailbox *outbox,
171                        struct mlx4_cmd_info *cmd);
172 };
173
174 #ifdef CONFIG_MLX4_DEBUG
175 extern int mlx4_debug_level;
176 #else /* CONFIG_MLX4_DEBUG */
177 #define mlx4_debug_level        (0)
178 #endif /* CONFIG_MLX4_DEBUG */
179
180 #define mlx4_dbg(mdev, format, arg...)                                  \
181 do {                                                                    \
182         if (mlx4_debug_level)                                           \
183                 dev_printk(KERN_DEBUG, &mdev->pdev->dev, format, ##arg); \
184 } while (0)
185
186 #define mlx4_err(mdev, format, arg...) \
187         dev_err(&mdev->pdev->dev, format, ##arg)
188 #define mlx4_info(mdev, format, arg...) \
189         dev_info(&mdev->pdev->dev, format, ##arg)
190 #define mlx4_warn(mdev, format, arg...) \
191         dev_warn(&mdev->pdev->dev, format, ##arg)
192
193 extern int mlx4_log_num_mgm_entry_size;
194
195 #define MLX4_MAX_NUM_SLAVES     (MLX4_MAX_NUM_PF + MLX4_MAX_NUM_VF)
196 #define ALL_SLAVES 0xff
197
198 struct mlx4_bitmap {
199         u32                     last;
200         u32                     top;
201         u32                     max;
202         u32                     reserved_top;
203         u32                     mask;
204         u32                     avail;
205         spinlock_t              lock;
206         unsigned long          *table;
207 };
208
209 struct mlx4_buddy {
210         unsigned long         **bits;
211         unsigned int           *num_free;
212         int                     max_order;
213         spinlock_t              lock;
214 };
215
216 struct mlx4_icm;
217
218 struct mlx4_icm_table {
219         u64                     virt;
220         int                     num_icm;
221         int                     num_obj;
222         int                     obj_size;
223         int                     lowmem;
224         int                     coherent;
225         struct mutex            mutex;
226         struct mlx4_icm       **icm;
227 };
228
229 /*
230  * Must be packed because mtt_seg is 64 bits but only aligned to 32 bits.
231  */
232 struct mlx4_mpt_entry {
233         __be32 flags;
234         __be32 qpn;
235         __be32 key;
236         __be32 pd_flags;
237         __be64 start;
238         __be64 length;
239         __be32 lkey;
240         __be32 win_cnt;
241         u8      reserved1[3];
242         u8      mtt_rep;
243         __be64 mtt_seg;
244         __be32 mtt_sz;
245         __be32 entity_size;
246         __be32 first_byte_offset;
247 } __packed;
248
249 /*
250  * Must be packed because start is 64 bits but only aligned to 32 bits.
251  */
252 struct mlx4_eq_context {
253         __be32                  flags;
254         u16                     reserved1[3];
255         __be16                  page_offset;
256         u8                      log_eq_size;
257         u8                      reserved2[4];
258         u8                      eq_period;
259         u8                      reserved3;
260         u8                      eq_max_count;
261         u8                      reserved4[3];
262         u8                      intr;
263         u8                      log_page_size;
264         u8                      reserved5[2];
265         u8                      mtt_base_addr_h;
266         __be32                  mtt_base_addr_l;
267         u32                     reserved6[2];
268         __be32                  consumer_index;
269         __be32                  producer_index;
270         u32                     reserved7[4];
271 };
272
273 struct mlx4_cq_context {
274         __be32                  flags;
275         u16                     reserved1[3];
276         __be16                  page_offset;
277         __be32                  logsize_usrpage;
278         __be16                  cq_period;
279         __be16                  cq_max_count;
280         u8                      reserved2[3];
281         u8                      comp_eqn;
282         u8                      log_page_size;
283         u8                      reserved3[2];
284         u8                      mtt_base_addr_h;
285         __be32                  mtt_base_addr_l;
286         __be32                  last_notified_index;
287         __be32                  solicit_producer_index;
288         __be32                  consumer_index;
289         __be32                  producer_index;
290         u32                     reserved4[2];
291         __be64                  db_rec_addr;
292 };
293
294 struct mlx4_srq_context {
295         __be32                  state_logsize_srqn;
296         u8                      logstride;
297         u8                      reserved1;
298         __be16                  xrcd;
299         __be32                  pg_offset_cqn;
300         u32                     reserved2;
301         u8                      log_page_size;
302         u8                      reserved3[2];
303         u8                      mtt_base_addr_h;
304         __be32                  mtt_base_addr_l;
305         __be32                  pd;
306         __be16                  limit_watermark;
307         __be16                  wqe_cnt;
308         u16                     reserved4;
309         __be16                  wqe_counter;
310         u32                     reserved5;
311         __be64                  db_rec_addr;
312 };
313
314 struct mlx4_eqe {
315         u8                      reserved1;
316         u8                      type;
317         u8                      reserved2;
318         u8                      subtype;
319         union {
320                 u32             raw[6];
321                 struct {
322                         __be32  cqn;
323                 } __packed comp;
324                 struct {
325                         u16     reserved1;
326                         __be16  token;
327                         u32     reserved2;
328                         u8      reserved3[3];
329                         u8      status;
330                         __be64  out_param;
331                 } __packed cmd;
332                 struct {
333                         __be32  qpn;
334                 } __packed qp;
335                 struct {
336                         __be32  srqn;
337                 } __packed srq;
338                 struct {
339                         __be32  cqn;
340                         u32     reserved1;
341                         u8      reserved2[3];
342                         u8      syndrome;
343                 } __packed cq_err;
344                 struct {
345                         u32     reserved1[2];
346                         __be32  port;
347                 } __packed port_change;
348                 struct {
349                         #define COMM_CHANNEL_BIT_ARRAY_SIZE     4
350                         u32 reserved;
351                         u32 bit_vec[COMM_CHANNEL_BIT_ARRAY_SIZE];
352                 } __packed comm_channel_arm;
353                 struct {
354                         u8      port;
355                         u8      reserved[3];
356                         __be64  mac;
357                 } __packed mac_update;
358                 struct {
359                         u8      port;
360                 } __packed sw_event;
361                 struct {
362                         __be32  slave_id;
363                 } __packed flr_event;
364         }                       event;
365         u8                      slave_id;
366         u8                      reserved3[2];
367         u8                      owner;
368 } __packed;
369
370 struct mlx4_eq {
371         struct mlx4_dev        *dev;
372         void __iomem           *doorbell;
373         int                     eqn;
374         u32                     cons_index;
375         u16                     irq;
376         u16                     have_irq;
377         int                     nent;
378         struct mlx4_buf_list   *page_list;
379         struct mlx4_mtt         mtt;
380 };
381
382 struct mlx4_slave_eqe {
383         u8 type;
384         u8 port;
385         u32 param;
386 };
387
388 struct mlx4_slave_event_eq_info {
389         u32 eqn;
390         u16 token;
391         u64 event_type;
392 };
393
394 struct mlx4_profile {
395         int                     num_qp;
396         int                     rdmarc_per_qp;
397         int                     num_srq;
398         int                     num_cq;
399         int                     num_mcg;
400         int                     num_mpt;
401         int                     num_mtt;
402 };
403
404 struct mlx4_fw {
405         u64                     clr_int_base;
406         u64                     catas_offset;
407         u64                     comm_base;
408         struct mlx4_icm        *fw_icm;
409         struct mlx4_icm        *aux_icm;
410         u32                     catas_size;
411         u16                     fw_pages;
412         u8                      clr_int_bar;
413         u8                      catas_bar;
414         u8                      comm_bar;
415 };
416
417 struct mlx4_comm {
418         u32                     slave_write;
419         u32                     slave_read;
420 };
421
422 #define VLAN_FLTR_SIZE  128
423
424 struct mlx4_vlan_fltr {
425         __be32 entry[VLAN_FLTR_SIZE];
426 };
427
428 struct mlx4_promisc_qp {
429         struct list_head list;
430         u32 qpn;
431 };
432
433 struct mlx4_steer_index {
434         struct list_head list;
435         unsigned int index;
436         struct list_head duplicates;
437 };
438
439 struct mlx4_slave_state {
440         u8 comm_toggle;
441         u8 last_cmd;
442         u8 init_port_mask;
443         bool active;
444         u8 function;
445         dma_addr_t vhcr_dma;
446         u16 mtu[MLX4_MAX_PORTS + 1];
447         __be32 ib_cap_mask[MLX4_MAX_PORTS + 1];
448         struct mlx4_slave_eqe eq[MLX4_MFUNC_MAX_EQES];
449         struct list_head mcast_filters[MLX4_MAX_PORTS + 1];
450         struct mlx4_vlan_fltr *vlan_filter[MLX4_MAX_PORTS + 1];
451         struct mlx4_slave_event_eq_info event_eq;
452         u16 eq_pi;
453         u16 eq_ci;
454         spinlock_t lock;
455         /*initialized via the kzalloc*/
456         u8 is_slave_going_down;
457         u32 cookie;
458 };
459
460 struct slave_list {
461         struct mutex mutex;
462         struct list_head res_list[MLX4_NUM_OF_RESOURCE_TYPE];
463 };
464
465 struct mlx4_resource_tracker {
466         spinlock_t lock;
467         /* tree for each resources */
468         struct radix_tree_root res_tree[MLX4_NUM_OF_RESOURCE_TYPE];
469         /* num_of_slave's lists, one per slave */
470         struct slave_list *slave_list;
471 };
472
473 #define SLAVE_EVENT_EQ_SIZE     128
474 struct mlx4_slave_event_eq {
475         u32 eqn;
476         u32 cons;
477         u32 prod;
478         struct mlx4_eqe event_eqe[SLAVE_EVENT_EQ_SIZE];
479 };
480
481 struct mlx4_master_qp0_state {
482         int proxy_qp0_active;
483         int qp0_active;
484         int port_active;
485 };
486
487 struct mlx4_mfunc_master_ctx {
488         struct mlx4_slave_state *slave_state;
489         struct mlx4_master_qp0_state qp0_state[MLX4_MAX_PORTS + 1];
490         int                     init_port_ref[MLX4_MAX_PORTS + 1];
491         u16                     max_mtu[MLX4_MAX_PORTS + 1];
492         int                     disable_mcast_ref[MLX4_MAX_PORTS + 1];
493         struct mlx4_resource_tracker res_tracker;
494         struct workqueue_struct *comm_wq;
495         struct work_struct      comm_work;
496         struct work_struct      slave_event_work;
497         struct work_struct      slave_flr_event_work;
498         spinlock_t              slave_state_lock;
499         __be32                  comm_arm_bit_vector[4];
500         struct mlx4_eqe         cmd_eqe;
501         struct mlx4_slave_event_eq slave_eq;
502         struct mutex            gen_eqe_mutex[MLX4_MFUNC_MAX];
503 };
504
505 struct mlx4_mfunc {
506         struct mlx4_comm __iomem       *comm;
507         struct mlx4_vhcr_cmd           *vhcr;
508         dma_addr_t                      vhcr_dma;
509
510         struct mlx4_mfunc_master_ctx    master;
511 };
512
513 struct mlx4_cmd {
514         struct pci_pool        *pool;
515         void __iomem           *hcr;
516         struct mutex            hcr_mutex;
517         struct semaphore        poll_sem;
518         struct semaphore        event_sem;
519         struct semaphore        slave_sem;
520         int                     max_cmds;
521         spinlock_t              context_lock;
522         int                     free_head;
523         struct mlx4_cmd_context *context;
524         u16                     token_mask;
525         u8                      use_events;
526         u8                      toggle;
527         u8                      comm_toggle;
528 };
529
530 struct mlx4_uar_table {
531         struct mlx4_bitmap      bitmap;
532 };
533
534 struct mlx4_mr_table {
535         struct mlx4_bitmap      mpt_bitmap;
536         struct mlx4_buddy       mtt_buddy;
537         u64                     mtt_base;
538         u64                     mpt_base;
539         struct mlx4_icm_table   mtt_table;
540         struct mlx4_icm_table   dmpt_table;
541 };
542
543 struct mlx4_cq_table {
544         struct mlx4_bitmap      bitmap;
545         spinlock_t              lock;
546         struct radix_tree_root  tree;
547         struct mlx4_icm_table   table;
548         struct mlx4_icm_table   cmpt_table;
549 };
550
551 struct mlx4_eq_table {
552         struct mlx4_bitmap      bitmap;
553         char                   *irq_names;
554         void __iomem           *clr_int;
555         void __iomem          **uar_map;
556         u32                     clr_mask;
557         struct mlx4_eq         *eq;
558         struct mlx4_icm_table   table;
559         struct mlx4_icm_table   cmpt_table;
560         int                     have_irq;
561         u8                      inta_pin;
562 };
563
564 struct mlx4_srq_table {
565         struct mlx4_bitmap      bitmap;
566         spinlock_t              lock;
567         struct radix_tree_root  tree;
568         struct mlx4_icm_table   table;
569         struct mlx4_icm_table   cmpt_table;
570 };
571
572 struct mlx4_qp_table {
573         struct mlx4_bitmap      bitmap;
574         u32                     rdmarc_base;
575         int                     rdmarc_shift;
576         spinlock_t              lock;
577         struct mlx4_icm_table   qp_table;
578         struct mlx4_icm_table   auxc_table;
579         struct mlx4_icm_table   altc_table;
580         struct mlx4_icm_table   rdmarc_table;
581         struct mlx4_icm_table   cmpt_table;
582 };
583
584 struct mlx4_mcg_table {
585         struct mutex            mutex;
586         struct mlx4_bitmap      bitmap;
587         struct mlx4_icm_table   table;
588 };
589
590 struct mlx4_catas_err {
591         u32 __iomem            *map;
592         struct timer_list       timer;
593         struct list_head        list;
594 };
595
596 #define MLX4_MAX_MAC_NUM        128
597 #define MLX4_MAC_TABLE_SIZE     (MLX4_MAX_MAC_NUM << 3)
598
599 struct mlx4_mac_table {
600         __be64                  entries[MLX4_MAX_MAC_NUM];
601         int                     refs[MLX4_MAX_MAC_NUM];
602         struct mutex            mutex;
603         int                     total;
604         int                     max;
605 };
606
607 #define MLX4_MAX_VLAN_NUM       128
608 #define MLX4_VLAN_TABLE_SIZE    (MLX4_MAX_VLAN_NUM << 2)
609
610 struct mlx4_vlan_table {
611         __be32                  entries[MLX4_MAX_VLAN_NUM];
612         int                     refs[MLX4_MAX_VLAN_NUM];
613         struct mutex            mutex;
614         int                     total;
615         int                     max;
616 };
617
618 struct mlx4_mac_entry {
619         u64 mac;
620 };
621
622 struct mlx4_port_info {
623         struct mlx4_dev        *dev;
624         int                     port;
625         char                    dev_name[16];
626         struct device_attribute port_attr;
627         enum mlx4_port_type     tmp_type;
628         struct mlx4_mac_table   mac_table;
629         struct radix_tree_root  mac_tree;
630         struct mlx4_vlan_table  vlan_table;
631         int                     base_qpn;
632 };
633
634 struct mlx4_sense {
635         struct mlx4_dev         *dev;
636         u8                      do_sense_port[MLX4_MAX_PORTS + 1];
637         u8                      sense_allowed[MLX4_MAX_PORTS + 1];
638         struct delayed_work     sense_poll;
639 };
640
641 struct mlx4_msix_ctl {
642         u64             pool_bm;
643         spinlock_t      pool_lock;
644 };
645
646 struct mlx4_steer {
647         struct list_head promisc_qps[MLX4_NUM_STEERS];
648         struct list_head steer_entries[MLX4_NUM_STEERS];
649         struct list_head high_prios;
650 };
651
652 struct mlx4_priv {
653         struct mlx4_dev         dev;
654
655         struct list_head        dev_list;
656         struct list_head        ctx_list;
657         spinlock_t              ctx_lock;
658
659         struct list_head        pgdir_list;
660         struct mutex            pgdir_mutex;
661
662         struct mlx4_fw          fw;
663         struct mlx4_cmd         cmd;
664         struct mlx4_mfunc       mfunc;
665
666         struct mlx4_bitmap      pd_bitmap;
667         struct mlx4_bitmap      xrcd_bitmap;
668         struct mlx4_uar_table   uar_table;
669         struct mlx4_mr_table    mr_table;
670         struct mlx4_cq_table    cq_table;
671         struct mlx4_eq_table    eq_table;
672         struct mlx4_srq_table   srq_table;
673         struct mlx4_qp_table    qp_table;
674         struct mlx4_mcg_table   mcg_table;
675         struct mlx4_bitmap      counters_bitmap;
676
677         struct mlx4_catas_err   catas_err;
678
679         void __iomem           *clr_base;
680
681         struct mlx4_uar         driver_uar;
682         void __iomem           *kar;
683         struct mlx4_port_info   port[MLX4_MAX_PORTS + 1];
684         struct mlx4_sense       sense;
685         struct mutex            port_mutex;
686         struct mlx4_msix_ctl    msix_ctl;
687         struct mlx4_steer       *steer;
688         struct list_head        bf_list;
689         struct mutex            bf_mutex;
690         struct io_mapping       *bf_mapping;
691         int                     reserved_mtts;
692 };
693
694 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
695 {
696         return container_of(dev, struct mlx4_priv, dev);
697 }
698
699 #define MLX4_SENSE_RANGE        (HZ * 3)
700
701 extern struct workqueue_struct *mlx4_wq;
702
703 u32 mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
704 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, u32 obj);
705 u32 mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt, int align);
706 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, u32 obj, int cnt);
707 u32 mlx4_bitmap_avail(struct mlx4_bitmap *bitmap);
708 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, u32 num, u32 mask,
709                      u32 reserved_bot, u32 resetrved_top);
710 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
711
712 int mlx4_reset(struct mlx4_dev *dev);
713
714 int mlx4_alloc_eq_table(struct mlx4_dev *dev);
715 void mlx4_free_eq_table(struct mlx4_dev *dev);
716
717 int mlx4_init_pd_table(struct mlx4_dev *dev);
718 int mlx4_init_xrcd_table(struct mlx4_dev *dev);
719 int mlx4_init_uar_table(struct mlx4_dev *dev);
720 int mlx4_init_mr_table(struct mlx4_dev *dev);
721 int mlx4_init_eq_table(struct mlx4_dev *dev);
722 int mlx4_init_cq_table(struct mlx4_dev *dev);
723 int mlx4_init_qp_table(struct mlx4_dev *dev);
724 int mlx4_init_srq_table(struct mlx4_dev *dev);
725 int mlx4_init_mcg_table(struct mlx4_dev *dev);
726
727 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
728 void mlx4_cleanup_xrcd_table(struct mlx4_dev *dev);
729 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
730 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
731 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
732 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
733 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
734 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
735 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
736 int __mlx4_qp_alloc_icm(struct mlx4_dev *dev, int qpn);
737 void __mlx4_qp_free_icm(struct mlx4_dev *dev, int qpn);
738 int __mlx4_cq_alloc_icm(struct mlx4_dev *dev, int *cqn);
739 void __mlx4_cq_free_icm(struct mlx4_dev *dev, int cqn);
740 int __mlx4_srq_alloc_icm(struct mlx4_dev *dev, int *srqn);
741 void __mlx4_srq_free_icm(struct mlx4_dev *dev, int srqn);
742 int __mlx4_mr_reserve(struct mlx4_dev *dev);
743 void __mlx4_mr_release(struct mlx4_dev *dev, u32 index);
744 int __mlx4_mr_alloc_icm(struct mlx4_dev *dev, u32 index);
745 void __mlx4_mr_free_icm(struct mlx4_dev *dev, u32 index);
746 u32 __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order);
747 void __mlx4_free_mtt_range(struct mlx4_dev *dev, u32 first_seg, int order);
748
749 int mlx4_WRITE_MTT_wrapper(struct mlx4_dev *dev, int slave,
750                            struct mlx4_vhcr *vhcr,
751                            struct mlx4_cmd_mailbox *inbox,
752                            struct mlx4_cmd_mailbox *outbox,
753                            struct mlx4_cmd_info *cmd);
754 int mlx4_SYNC_TPT_wrapper(struct mlx4_dev *dev, int slave,
755                            struct mlx4_vhcr *vhcr,
756                            struct mlx4_cmd_mailbox *inbox,
757                            struct mlx4_cmd_mailbox *outbox,
758                            struct mlx4_cmd_info *cmd);
759 int mlx4_SW2HW_MPT_wrapper(struct mlx4_dev *dev, int slave,
760                            struct mlx4_vhcr *vhcr,
761                            struct mlx4_cmd_mailbox *inbox,
762                            struct mlx4_cmd_mailbox *outbox,
763                            struct mlx4_cmd_info *cmd);
764 int mlx4_HW2SW_MPT_wrapper(struct mlx4_dev *dev, int slave,
765                            struct mlx4_vhcr *vhcr,
766                            struct mlx4_cmd_mailbox *inbox,
767                            struct mlx4_cmd_mailbox *outbox,
768                            struct mlx4_cmd_info *cmd);
769 int mlx4_QUERY_MPT_wrapper(struct mlx4_dev *dev, int slave,
770                            struct mlx4_vhcr *vhcr,
771                            struct mlx4_cmd_mailbox *inbox,
772                            struct mlx4_cmd_mailbox *outbox,
773                            struct mlx4_cmd_info *cmd);
774 int mlx4_SW2HW_EQ_wrapper(struct mlx4_dev *dev, int slave,
775                           struct mlx4_vhcr *vhcr,
776                           struct mlx4_cmd_mailbox *inbox,
777                           struct mlx4_cmd_mailbox *outbox,
778                           struct mlx4_cmd_info *cmd);
779 int mlx4_DMA_wrapper(struct mlx4_dev *dev, int slave,
780                      struct mlx4_vhcr *vhcr,
781                      struct mlx4_cmd_mailbox *inbox,
782                      struct mlx4_cmd_mailbox *outbox,
783                      struct mlx4_cmd_info *cmd);
784 int __mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align,
785                             int *base);
786 void __mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
787 int __mlx4_register_mac(struct mlx4_dev *dev, u8 port, u64 mac);
788 void __mlx4_unregister_mac(struct mlx4_dev *dev, u8 port, u64 mac);
789 int __mlx4_replace_mac(struct mlx4_dev *dev, u8 port, int qpn, u64 new_mac);
790 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
791                      int start_index, int npages, u64 *page_list);
792
793 void mlx4_start_catas_poll(struct mlx4_dev *dev);
794 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
795 void mlx4_catas_init(void);
796 int mlx4_restart_one(struct pci_dev *pdev);
797 int mlx4_register_device(struct mlx4_dev *dev);
798 void mlx4_unregister_device(struct mlx4_dev *dev);
799 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_dev_event type, int port);
800
801 struct mlx4_dev_cap;
802 struct mlx4_init_hca_param;
803
804 u64 mlx4_make_profile(struct mlx4_dev *dev,
805                       struct mlx4_profile *request,
806                       struct mlx4_dev_cap *dev_cap,
807                       struct mlx4_init_hca_param *init_hca);
808 void mlx4_master_comm_channel(struct work_struct *work);
809 void mlx4_gen_slave_eqe(struct work_struct *work);
810 void mlx4_master_handle_slave_flr(struct work_struct *work);
811
812 int mlx4_ALLOC_RES_wrapper(struct mlx4_dev *dev, int slave,
813                            struct mlx4_vhcr *vhcr,
814                            struct mlx4_cmd_mailbox *inbox,
815                            struct mlx4_cmd_mailbox *outbox,
816                            struct mlx4_cmd_info *cmd);
817 int mlx4_FREE_RES_wrapper(struct mlx4_dev *dev, int slave,
818                           struct mlx4_vhcr *vhcr,
819                           struct mlx4_cmd_mailbox *inbox,
820                           struct mlx4_cmd_mailbox *outbox,
821                           struct mlx4_cmd_info *cmd);
822 int mlx4_MAP_EQ_wrapper(struct mlx4_dev *dev, int slave,
823                         struct mlx4_vhcr *vhcr, struct mlx4_cmd_mailbox *inbox,
824                         struct mlx4_cmd_mailbox *outbox,
825                         struct mlx4_cmd_info *cmd);
826 int mlx4_COMM_INT_wrapper(struct mlx4_dev *dev, int slave,
827                           struct mlx4_vhcr *vhcr,
828                           struct mlx4_cmd_mailbox *inbox,
829                           struct mlx4_cmd_mailbox *outbox,
830                           struct mlx4_cmd_info *cmd);
831 int mlx4_HW2SW_EQ_wrapper(struct mlx4_dev *dev, int slave,
832                             struct mlx4_vhcr *vhcr,
833                             struct mlx4_cmd_mailbox *inbox,
834                             struct mlx4_cmd_mailbox *outbox,
835                           struct mlx4_cmd_info *cmd);
836 int mlx4_QUERY_EQ_wrapper(struct mlx4_dev *dev, int slave,
837                           struct mlx4_vhcr *vhcr,
838                           struct mlx4_cmd_mailbox *inbox,
839                           struct mlx4_cmd_mailbox *outbox,
840                           struct mlx4_cmd_info *cmd);
841 int mlx4_SW2HW_CQ_wrapper(struct mlx4_dev *dev, int slave,
842                           struct mlx4_vhcr *vhcr,
843                           struct mlx4_cmd_mailbox *inbox,
844                           struct mlx4_cmd_mailbox *outbox,
845                           struct mlx4_cmd_info *cmd);
846 int mlx4_HW2SW_CQ_wrapper(struct mlx4_dev *dev, int slave,
847                           struct mlx4_vhcr *vhcr,
848                           struct mlx4_cmd_mailbox *inbox,
849                           struct mlx4_cmd_mailbox *outbox,
850                           struct mlx4_cmd_info *cmd);
851 int mlx4_QUERY_CQ_wrapper(struct mlx4_dev *dev, int slave,
852                           struct mlx4_vhcr *vhcr,
853                           struct mlx4_cmd_mailbox *inbox,
854                           struct mlx4_cmd_mailbox *outbox,
855                           struct mlx4_cmd_info *cmd);
856 int mlx4_MODIFY_CQ_wrapper(struct mlx4_dev *dev, int slave,
857                           struct mlx4_vhcr *vhcr,
858                           struct mlx4_cmd_mailbox *inbox,
859                           struct mlx4_cmd_mailbox *outbox,
860                            struct mlx4_cmd_info *cmd);
861 int mlx4_SW2HW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
862                            struct mlx4_vhcr *vhcr,
863                            struct mlx4_cmd_mailbox *inbox,
864                            struct mlx4_cmd_mailbox *outbox,
865                            struct mlx4_cmd_info *cmd);
866 int mlx4_HW2SW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
867                            struct mlx4_vhcr *vhcr,
868                            struct mlx4_cmd_mailbox *inbox,
869                            struct mlx4_cmd_mailbox *outbox,
870                            struct mlx4_cmd_info *cmd);
871 int mlx4_QUERY_SRQ_wrapper(struct mlx4_dev *dev, int slave,
872                            struct mlx4_vhcr *vhcr,
873                            struct mlx4_cmd_mailbox *inbox,
874                            struct mlx4_cmd_mailbox *outbox,
875                            struct mlx4_cmd_info *cmd);
876 int mlx4_ARM_SRQ_wrapper(struct mlx4_dev *dev, int slave,
877                          struct mlx4_vhcr *vhcr,
878                          struct mlx4_cmd_mailbox *inbox,
879                          struct mlx4_cmd_mailbox *outbox,
880                          struct mlx4_cmd_info *cmd);
881 int mlx4_GEN_QP_wrapper(struct mlx4_dev *dev, int slave,
882                         struct mlx4_vhcr *vhcr,
883                         struct mlx4_cmd_mailbox *inbox,
884                         struct mlx4_cmd_mailbox *outbox,
885                         struct mlx4_cmd_info *cmd);
886 int mlx4_RST2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
887                              struct mlx4_vhcr *vhcr,
888                              struct mlx4_cmd_mailbox *inbox,
889                              struct mlx4_cmd_mailbox *outbox,
890                              struct mlx4_cmd_info *cmd);
891 int mlx4_INIT2RTR_QP_wrapper(struct mlx4_dev *dev, int slave,
892                              struct mlx4_vhcr *vhcr,
893                              struct mlx4_cmd_mailbox *inbox,
894                              struct mlx4_cmd_mailbox *outbox,
895                              struct mlx4_cmd_info *cmd);
896 int mlx4_2RST_QP_wrapper(struct mlx4_dev *dev, int slave,
897                          struct mlx4_vhcr *vhcr,
898                          struct mlx4_cmd_mailbox *inbox,
899                          struct mlx4_cmd_mailbox *outbox,
900                          struct mlx4_cmd_info *cmd);
901
902 int mlx4_GEN_EQE(struct mlx4_dev *dev, int slave, struct mlx4_eqe *eqe);
903
904 int mlx4_cmd_init(struct mlx4_dev *dev);
905 void mlx4_cmd_cleanup(struct mlx4_dev *dev);
906 void mlx4_cmd_event(struct mlx4_dev *dev, u16 token, u8 status, u64 out_param);
907 int mlx4_cmd_use_events(struct mlx4_dev *dev);
908 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
909
910 void mlx4_cq_completion(struct mlx4_dev *dev, u32 cqn);
911 void mlx4_cq_event(struct mlx4_dev *dev, u32 cqn, int event_type);
912
913 void mlx4_qp_event(struct mlx4_dev *dev, u32 qpn, int event_type);
914
915 void mlx4_srq_event(struct mlx4_dev *dev, u32 srqn, int event_type);
916
917 void mlx4_handle_catas_err(struct mlx4_dev *dev);
918
919 int mlx4_SENSE_PORT(struct mlx4_dev *dev, int port,
920                     enum mlx4_port_type *type);
921 void mlx4_do_sense_ports(struct mlx4_dev *dev,
922                          enum mlx4_port_type *stype,
923                          enum mlx4_port_type *defaults);
924 void mlx4_start_sense(struct mlx4_dev *dev);
925 void mlx4_stop_sense(struct mlx4_dev *dev);
926 void mlx4_sense_init(struct mlx4_dev *dev);
927 int mlx4_check_port_params(struct mlx4_dev *dev,
928                            enum mlx4_port_type *port_type);
929 int mlx4_change_port_types(struct mlx4_dev *dev,
930                            enum mlx4_port_type *port_types);
931
932 void mlx4_init_mac_table(struct mlx4_dev *dev, struct mlx4_mac_table *table);
933 void mlx4_init_vlan_table(struct mlx4_dev *dev, struct mlx4_vlan_table *table);
934
935 int mlx4_SET_PORT(struct mlx4_dev *dev, u8 port);
936 /* resource tracker functions*/
937 int mlx4_get_slave_from_resource_id(struct mlx4_dev *dev,
938                                     enum mlx4_resource resource_type,
939                                     int resource_id, int *slave);
940 void mlx4_delete_all_resources_for_slave(struct mlx4_dev *dev, int slave_id);
941 int mlx4_init_resource_tracker(struct mlx4_dev *dev);
942
943 void mlx4_free_resource_tracker(struct mlx4_dev *dev);
944
945 int mlx4_SET_PORT_wrapper(struct mlx4_dev *dev, int slave,
946                           struct mlx4_vhcr *vhcr,
947                           struct mlx4_cmd_mailbox *inbox,
948                           struct mlx4_cmd_mailbox *outbox,
949                           struct mlx4_cmd_info *cmd);
950 int mlx4_INIT_PORT_wrapper(struct mlx4_dev *dev, int slave,
951                            struct mlx4_vhcr *vhcr,
952                            struct mlx4_cmd_mailbox *inbox,
953                            struct mlx4_cmd_mailbox *outbox,
954                            struct mlx4_cmd_info *cmd);
955 int mlx4_CLOSE_PORT_wrapper(struct mlx4_dev *dev, int slave,
956                             struct mlx4_vhcr *vhcr,
957                             struct mlx4_cmd_mailbox *inbox,
958                             struct mlx4_cmd_mailbox *outbox,
959                             struct mlx4_cmd_info *cmd);
960 int mlx4_QUERY_PORT_wrapper(struct mlx4_dev *dev, int slave,
961                             struct mlx4_vhcr *vhcr,
962                             struct mlx4_cmd_mailbox *inbox,
963                             struct mlx4_cmd_mailbox *outbox,
964                             struct mlx4_cmd_info *cmd);
965 int mlx4_get_port_ib_caps(struct mlx4_dev *dev, u8 port, __be32 *caps);
966 int mlx4_check_ext_port_caps(struct mlx4_dev *dev, u8 port);
967
968
969 int mlx4_QP_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
970                            struct mlx4_vhcr *vhcr,
971                            struct mlx4_cmd_mailbox *inbox,
972                            struct mlx4_cmd_mailbox *outbox,
973                            struct mlx4_cmd_info *cmd);
974
975 int mlx4_PROMISC_wrapper(struct mlx4_dev *dev, int slave,
976                          struct mlx4_vhcr *vhcr,
977                          struct mlx4_cmd_mailbox *inbox,
978                          struct mlx4_cmd_mailbox *outbox,
979                          struct mlx4_cmd_info *cmd);
980 int mlx4_qp_detach_common(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16],
981                           enum mlx4_protocol prot, enum mlx4_steer_type steer);
982 int mlx4_qp_attach_common(struct mlx4_dev *dev, struct mlx4_qp *qp, u8 gid[16],
983                           int block_mcast_loopback, enum mlx4_protocol prot,
984                           enum mlx4_steer_type steer);
985 int mlx4_SET_MCAST_FLTR_wrapper(struct mlx4_dev *dev, int slave,
986                                 struct mlx4_vhcr *vhcr,
987                                 struct mlx4_cmd_mailbox *inbox,
988                                 struct mlx4_cmd_mailbox *outbox,
989                                 struct mlx4_cmd_info *cmd);
990 int mlx4_SET_VLAN_FLTR_wrapper(struct mlx4_dev *dev, int slave,
991                                struct mlx4_vhcr *vhcr,
992                                struct mlx4_cmd_mailbox *inbox,
993                                struct mlx4_cmd_mailbox *outbox,
994                                struct mlx4_cmd_info *cmd);
995 int mlx4_common_set_vlan_fltr(struct mlx4_dev *dev, int function,
996                                      int port, void *buf);
997 int mlx4_common_dump_eth_stats(struct mlx4_dev *dev, int slave, u32 in_mod,
998                                 struct mlx4_cmd_mailbox *outbox);
999 int mlx4_DUMP_ETH_STATS_wrapper(struct mlx4_dev *dev, int slave,
1000                                    struct mlx4_vhcr *vhcr,
1001                                    struct mlx4_cmd_mailbox *inbox,
1002                                    struct mlx4_cmd_mailbox *outbox,
1003                                 struct mlx4_cmd_info *cmd);
1004 int mlx4_PKEY_TABLE_wrapper(struct mlx4_dev *dev, int slave,
1005                             struct mlx4_vhcr *vhcr,
1006                             struct mlx4_cmd_mailbox *inbox,
1007                             struct mlx4_cmd_mailbox *outbox,
1008                             struct mlx4_cmd_info *cmd);
1009 int mlx4_QUERY_IF_STAT_wrapper(struct mlx4_dev *dev, int slave,
1010                                struct mlx4_vhcr *vhcr,
1011                                struct mlx4_cmd_mailbox *inbox,
1012                                struct mlx4_cmd_mailbox *outbox,
1013                                struct mlx4_cmd_info *cmd);
1014
1015 int mlx4_get_mgm_entry_size(struct mlx4_dev *dev);
1016 int mlx4_get_qp_per_mgm(struct mlx4_dev *dev);
1017
1018 static inline void set_param_l(u64 *arg, u32 val)
1019 {
1020         *((u32 *)arg) = val;
1021 }
1022
1023 static inline void set_param_h(u64 *arg, u32 val)
1024 {
1025         *arg = (*arg & 0xffffffff) | ((u64) val << 32);
1026 }
1027
1028 static inline u32 get_param_l(u64 *arg)
1029 {
1030         return (u32) (*arg & 0xffffffff);
1031 }
1032
1033 static inline u32 get_param_h(u64 *arg)
1034 {
1035         return (u32)(*arg >> 32);
1036 }
1037
1038 static inline spinlock_t *mlx4_tlock(struct mlx4_dev *dev)
1039 {
1040         return &mlx4_priv(dev)->mfunc.master.res_tracker.lock;
1041 }
1042
1043 #define NOT_MASKED_PD_BITS 17
1044
1045 #endif /* MLX4_H */