gpu: nvgpu: Add GPCPLL DVFS state to debug prints
[linux-3.10.git] / drivers / gpu / nvgpu / gm20b / hw_gr_gm20b.h
1 /*
2  * Copyright (c) 2014, NVIDIA CORPORATION.  All rights reserved.
3  *
4  * This program is free software; you can redistribute it and/or modify it
5  * under the terms and conditions of the GNU General Public License,
6  * version 2, as published by the Free Software Foundation.
7  *
8  * This program is distributed in the hope it will be useful, but WITHOUT
9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
11  * more details.
12  *
13  * You should have received a copy of the GNU General Public License
14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
15  */
16 /*
17  * Function naming determines intended use:
18  *
19  *     <x>_r(void) : Returns the offset for register <x>.
20  *
21  *     <x>_o(void) : Returns the offset for element <x>.
22  *
23  *     <x>_w(void) : Returns the word offset for word (4 byte) element <x>.
24  *
25  *     <x>_<y>_s(void) : Returns size of field <y> of register <x> in bits.
26  *
27  *     <x>_<y>_f(u32 v) : Returns a value based on 'v' which has been shifted
28  *         and masked to place it at field <y> of register <x>.  This value
29  *         can be |'d with others to produce a full register value for
30  *         register <x>.
31  *
32  *     <x>_<y>_m(void) : Returns a mask for field <y> of register <x>.  This
33  *         value can be ~'d and then &'d to clear the value of field <y> for
34  *         register <x>.
35  *
36  *     <x>_<y>_<z>_f(void) : Returns the constant value <z> after being shifted
37  *         to place it at field <y> of register <x>.  This value can be |'d
38  *         with others to produce a full register value for <x>.
39  *
40  *     <x>_<y>_v(u32 r) : Returns the value of field <y> from a full register
41  *         <x> value 'r' after being shifted to place its LSB at bit 0.
42  *         This value is suitable for direct comparison with other unshifted
43  *         values appropriate for use in field <y> of register <x>.
44  *
45  *     <x>_<y>_<z>_v(void) : Returns the constant value for <z> defined for
46  *         field <y> of register <x>.  This value is suitable for direct
47  *         comparison with unshifted values appropriate for use in field <y>
48  *         of register <x>.
49  */
50 #ifndef _hw_gr_gm20b_h_
51 #define _hw_gr_gm20b_h_
52
53 static inline u32 gr_intr_r(void)
54 {
55         return 0x00400100;
56 }
57 static inline u32 gr_intr_notify_pending_f(void)
58 {
59         return 0x1;
60 }
61 static inline u32 gr_intr_notify_reset_f(void)
62 {
63         return 0x1;
64 }
65 static inline u32 gr_intr_semaphore_pending_f(void)
66 {
67         return 0x2;
68 }
69 static inline u32 gr_intr_semaphore_reset_f(void)
70 {
71         return 0x2;
72 }
73 static inline u32 gr_intr_illegal_method_pending_f(void)
74 {
75         return 0x10;
76 }
77 static inline u32 gr_intr_illegal_method_reset_f(void)
78 {
79         return 0x10;
80 }
81 static inline u32 gr_intr_illegal_notify_pending_f(void)
82 {
83         return 0x40;
84 }
85 static inline u32 gr_intr_illegal_notify_reset_f(void)
86 {
87         return 0x40;
88 }
89 static inline u32 gr_intr_firmware_method_f(u32 v)
90 {
91         return (v & 0x1) << 8;
92 }
93 static inline u32 gr_intr_firmware_method_pending_f(void)
94 {
95         return 0x100;
96 }
97 static inline u32 gr_intr_firmware_method_reset_f(void)
98 {
99         return 0x100;
100 }
101 static inline u32 gr_intr_illegal_class_pending_f(void)
102 {
103         return 0x20;
104 }
105 static inline u32 gr_intr_illegal_class_reset_f(void)
106 {
107         return 0x20;
108 }
109 static inline u32 gr_intr_fecs_error_pending_f(void)
110 {
111         return 0x80000;
112 }
113 static inline u32 gr_intr_fecs_error_reset_f(void)
114 {
115         return 0x80000;
116 }
117 static inline u32 gr_intr_class_error_pending_f(void)
118 {
119         return 0x100000;
120 }
121 static inline u32 gr_intr_class_error_reset_f(void)
122 {
123         return 0x100000;
124 }
125 static inline u32 gr_intr_exception_pending_f(void)
126 {
127         return 0x200000;
128 }
129 static inline u32 gr_intr_exception_reset_f(void)
130 {
131         return 0x200000;
132 }
133 static inline u32 gr_fecs_intr_r(void)
134 {
135         return 0x00400144;
136 }
137 static inline u32 gr_class_error_r(void)
138 {
139         return 0x00400110;
140 }
141 static inline u32 gr_class_error_code_v(u32 r)
142 {
143         return (r >> 0) & 0xffff;
144 }
145 static inline u32 gr_intr_nonstall_r(void)
146 {
147         return 0x00400120;
148 }
149 static inline u32 gr_intr_nonstall_trap_pending_f(void)
150 {
151         return 0x2;
152 }
153 static inline u32 gr_intr_en_r(void)
154 {
155         return 0x0040013c;
156 }
157 static inline u32 gr_exception_r(void)
158 {
159         return 0x00400108;
160 }
161 static inline u32 gr_exception_fe_m(void)
162 {
163         return 0x1 << 0;
164 }
165 static inline u32 gr_exception_gpc_m(void)
166 {
167         return 0x1 << 24;
168 }
169 static inline u32 gr_exception1_r(void)
170 {
171         return 0x00400118;
172 }
173 static inline u32 gr_exception1_gpc_0_pending_f(void)
174 {
175         return 0x1;
176 }
177 static inline u32 gr_exception2_r(void)
178 {
179         return 0x0040011c;
180 }
181 static inline u32 gr_exception_en_r(void)
182 {
183         return 0x00400138;
184 }
185 static inline u32 gr_exception_en_fe_m(void)
186 {
187         return 0x1 << 0;
188 }
189 static inline u32 gr_exception1_en_r(void)
190 {
191         return 0x00400130;
192 }
193 static inline u32 gr_exception2_en_r(void)
194 {
195         return 0x00400134;
196 }
197 static inline u32 gr_gpfifo_ctl_r(void)
198 {
199         return 0x00400500;
200 }
201 static inline u32 gr_gpfifo_ctl_access_f(u32 v)
202 {
203         return (v & 0x1) << 0;
204 }
205 static inline u32 gr_gpfifo_ctl_access_disabled_f(void)
206 {
207         return 0x0;
208 }
209 static inline u32 gr_gpfifo_ctl_access_enabled_f(void)
210 {
211         return 0x1;
212 }
213 static inline u32 gr_gpfifo_ctl_semaphore_access_f(u32 v)
214 {
215         return (v & 0x1) << 16;
216 }
217 static inline u32 gr_gpfifo_ctl_semaphore_access_enabled_v(void)
218 {
219         return 0x00000001;
220 }
221 static inline u32 gr_gpfifo_ctl_semaphore_access_enabled_f(void)
222 {
223         return 0x10000;
224 }
225 static inline u32 gr_trapped_addr_r(void)
226 {
227         return 0x00400704;
228 }
229 static inline u32 gr_trapped_addr_mthd_v(u32 r)
230 {
231         return (r >> 2) & 0xfff;
232 }
233 static inline u32 gr_trapped_addr_subch_v(u32 r)
234 {
235         return (r >> 16) & 0x7;
236 }
237 static inline u32 gr_trapped_data_lo_r(void)
238 {
239         return 0x00400708;
240 }
241 static inline u32 gr_trapped_data_hi_r(void)
242 {
243         return 0x0040070c;
244 }
245 static inline u32 gr_status_r(void)
246 {
247         return 0x00400700;
248 }
249 static inline u32 gr_status_fe_method_upper_v(u32 r)
250 {
251         return (r >> 1) & 0x1;
252 }
253 static inline u32 gr_status_fe_method_lower_v(u32 r)
254 {
255         return (r >> 2) & 0x1;
256 }
257 static inline u32 gr_status_fe_method_lower_idle_v(void)
258 {
259         return 0x00000000;
260 }
261 static inline u32 gr_status_fe_gi_v(u32 r)
262 {
263         return (r >> 21) & 0x1;
264 }
265 static inline u32 gr_status_mask_r(void)
266 {
267         return 0x00400610;
268 }
269 static inline u32 gr_engine_status_r(void)
270 {
271         return 0x0040060c;
272 }
273 static inline u32 gr_engine_status_value_busy_f(void)
274 {
275         return 0x1;
276 }
277 static inline u32 gr_pipe_bundle_address_r(void)
278 {
279         return 0x00400200;
280 }
281 static inline u32 gr_pipe_bundle_address_value_v(u32 r)
282 {
283         return (r >> 0) & 0xffff;
284 }
285 static inline u32 gr_pipe_bundle_data_r(void)
286 {
287         return 0x00400204;
288 }
289 static inline u32 gr_pipe_bundle_config_r(void)
290 {
291         return 0x00400208;
292 }
293 static inline u32 gr_pipe_bundle_config_override_pipe_mode_disabled_f(void)
294 {
295         return 0x0;
296 }
297 static inline u32 gr_pipe_bundle_config_override_pipe_mode_enabled_f(void)
298 {
299         return 0x80000000;
300 }
301 static inline u32 gr_fe_hww_esr_r(void)
302 {
303         return 0x00404000;
304 }
305 static inline u32 gr_fe_hww_esr_reset_active_f(void)
306 {
307         return 0x40000000;
308 }
309 static inline u32 gr_fe_hww_esr_en_enable_f(void)
310 {
311         return 0x80000000;
312 }
313 static inline u32 gr_fe_go_idle_timeout_r(void)
314 {
315         return 0x00404154;
316 }
317 static inline u32 gr_fe_go_idle_timeout_count_f(u32 v)
318 {
319         return (v & 0xffffffff) << 0;
320 }
321 static inline u32 gr_fe_go_idle_timeout_count_disabled_f(void)
322 {
323         return 0x0;
324 }
325 static inline u32 gr_fe_object_table_r(u32 i)
326 {
327         return 0x00404200 + i*4;
328 }
329 static inline u32 gr_fe_object_table_nvclass_v(u32 r)
330 {
331         return (r >> 0) & 0xffff;
332 }
333 static inline u32 gr_fe_tpc_fs_r(void)
334 {
335         return 0x004041c4;
336 }
337 static inline u32 gr_pri_mme_shadow_raw_index_r(void)
338 {
339         return 0x00404488;
340 }
341 static inline u32 gr_pri_mme_shadow_raw_index_write_trigger_f(void)
342 {
343         return 0x80000000;
344 }
345 static inline u32 gr_pri_mme_shadow_raw_data_r(void)
346 {
347         return 0x0040448c;
348 }
349 static inline u32 gr_mme_hww_esr_r(void)
350 {
351         return 0x00404490;
352 }
353 static inline u32 gr_mme_hww_esr_reset_active_f(void)
354 {
355         return 0x40000000;
356 }
357 static inline u32 gr_mme_hww_esr_en_enable_f(void)
358 {
359         return 0x80000000;
360 }
361 static inline u32 gr_memfmt_hww_esr_r(void)
362 {
363         return 0x00404600;
364 }
365 static inline u32 gr_memfmt_hww_esr_reset_active_f(void)
366 {
367         return 0x40000000;
368 }
369 static inline u32 gr_memfmt_hww_esr_en_enable_f(void)
370 {
371         return 0x80000000;
372 }
373 static inline u32 gr_fecs_cpuctl_r(void)
374 {
375         return 0x00409100;
376 }
377 static inline u32 gr_fecs_cpuctl_startcpu_f(u32 v)
378 {
379         return (v & 0x1) << 1;
380 }
381 static inline u32 gr_fecs_cpuctl_alias_r(void)
382 {
383         return 0x00409130;
384 }
385 static inline u32 gr_fecs_cpuctl_alias_startcpu_f(u32 v)
386 {
387         return (v & 0x1) << 1;
388 }
389 static inline u32 gr_fecs_dmactl_r(void)
390 {
391         return 0x0040910c;
392 }
393 static inline u32 gr_fecs_dmactl_require_ctx_f(u32 v)
394 {
395         return (v & 0x1) << 0;
396 }
397 static inline u32 gr_fecs_dmactl_dmem_scrubbing_m(void)
398 {
399         return 0x1 << 1;
400 }
401 static inline u32 gr_fecs_dmactl_imem_scrubbing_m(void)
402 {
403         return 0x1 << 2;
404 }
405 static inline u32 gr_fecs_os_r(void)
406 {
407         return 0x00409080;
408 }
409 static inline u32 gr_fecs_idlestate_r(void)
410 {
411         return 0x0040904c;
412 }
413 static inline u32 gr_fecs_mailbox0_r(void)
414 {
415         return 0x00409040;
416 }
417 static inline u32 gr_fecs_mailbox1_r(void)
418 {
419         return 0x00409044;
420 }
421 static inline u32 gr_fecs_irqstat_r(void)
422 {
423         return 0x00409008;
424 }
425 static inline u32 gr_fecs_irqmode_r(void)
426 {
427         return 0x0040900c;
428 }
429 static inline u32 gr_fecs_irqmask_r(void)
430 {
431         return 0x00409018;
432 }
433 static inline u32 gr_fecs_irqdest_r(void)
434 {
435         return 0x0040901c;
436 }
437 static inline u32 gr_fecs_curctx_r(void)
438 {
439         return 0x00409050;
440 }
441 static inline u32 gr_fecs_nxtctx_r(void)
442 {
443         return 0x00409054;
444 }
445 static inline u32 gr_fecs_engctl_r(void)
446 {
447         return 0x004090a4;
448 }
449 static inline u32 gr_fecs_debug1_r(void)
450 {
451         return 0x00409090;
452 }
453 static inline u32 gr_fecs_debuginfo_r(void)
454 {
455         return 0x00409094;
456 }
457 static inline u32 gr_fecs_icd_cmd_r(void)
458 {
459         return 0x00409200;
460 }
461 static inline u32 gr_fecs_icd_cmd_opc_s(void)
462 {
463         return 4;
464 }
465 static inline u32 gr_fecs_icd_cmd_opc_f(u32 v)
466 {
467         return (v & 0xf) << 0;
468 }
469 static inline u32 gr_fecs_icd_cmd_opc_m(void)
470 {
471         return 0xf << 0;
472 }
473 static inline u32 gr_fecs_icd_cmd_opc_v(u32 r)
474 {
475         return (r >> 0) & 0xf;
476 }
477 static inline u32 gr_fecs_icd_cmd_opc_rreg_f(void)
478 {
479         return 0x8;
480 }
481 static inline u32 gr_fecs_icd_cmd_opc_rstat_f(void)
482 {
483         return 0xe;
484 }
485 static inline u32 gr_fecs_icd_cmd_idx_f(u32 v)
486 {
487         return (v & 0x1f) << 8;
488 }
489 static inline u32 gr_fecs_icd_rdata_r(void)
490 {
491         return 0x0040920c;
492 }
493 static inline u32 gr_fecs_imemc_r(u32 i)
494 {
495         return 0x00409180 + i*16;
496 }
497 static inline u32 gr_fecs_imemc_offs_f(u32 v)
498 {
499         return (v & 0x3f) << 2;
500 }
501 static inline u32 gr_fecs_imemc_blk_f(u32 v)
502 {
503         return (v & 0xff) << 8;
504 }
505 static inline u32 gr_fecs_imemc_aincw_f(u32 v)
506 {
507         return (v & 0x1) << 24;
508 }
509 static inline u32 gr_fecs_imemd_r(u32 i)
510 {
511         return 0x00409184 + i*16;
512 }
513 static inline u32 gr_fecs_imemt_r(u32 i)
514 {
515         return 0x00409188 + i*16;
516 }
517 static inline u32 gr_fecs_imemt_tag_f(u32 v)
518 {
519         return (v & 0xffff) << 0;
520 }
521 static inline u32 gr_fecs_dmemc_r(u32 i)
522 {
523         return 0x004091c0 + i*8;
524 }
525 static inline u32 gr_fecs_dmemc_offs_s(void)
526 {
527         return 6;
528 }
529 static inline u32 gr_fecs_dmemc_offs_f(u32 v)
530 {
531         return (v & 0x3f) << 2;
532 }
533 static inline u32 gr_fecs_dmemc_offs_m(void)
534 {
535         return 0x3f << 2;
536 }
537 static inline u32 gr_fecs_dmemc_offs_v(u32 r)
538 {
539         return (r >> 2) & 0x3f;
540 }
541 static inline u32 gr_fecs_dmemc_blk_f(u32 v)
542 {
543         return (v & 0xff) << 8;
544 }
545 static inline u32 gr_fecs_dmemc_aincw_f(u32 v)
546 {
547         return (v & 0x1) << 24;
548 }
549 static inline u32 gr_fecs_dmemd_r(u32 i)
550 {
551         return 0x004091c4 + i*8;
552 }
553 static inline u32 gr_fecs_dmatrfbase_r(void)
554 {
555         return 0x00409110;
556 }
557 static inline u32 gr_fecs_dmatrfmoffs_r(void)
558 {
559         return 0x00409114;
560 }
561 static inline u32 gr_fecs_dmatrffboffs_r(void)
562 {
563         return 0x0040911c;
564 }
565 static inline u32 gr_fecs_dmatrfcmd_r(void)
566 {
567         return 0x00409118;
568 }
569 static inline u32 gr_fecs_dmatrfcmd_imem_f(u32 v)
570 {
571         return (v & 0x1) << 4;
572 }
573 static inline u32 gr_fecs_dmatrfcmd_write_f(u32 v)
574 {
575         return (v & 0x1) << 5;
576 }
577 static inline u32 gr_fecs_dmatrfcmd_size_f(u32 v)
578 {
579         return (v & 0x7) << 8;
580 }
581 static inline u32 gr_fecs_dmatrfcmd_ctxdma_f(u32 v)
582 {
583         return (v & 0x7) << 12;
584 }
585 static inline u32 gr_fecs_bootvec_r(void)
586 {
587         return 0x00409104;
588 }
589 static inline u32 gr_fecs_bootvec_vec_f(u32 v)
590 {
591         return (v & 0xffffffff) << 0;
592 }
593 static inline u32 gr_fecs_falcon_hwcfg_r(void)
594 {
595         return 0x00409108;
596 }
597 static inline u32 gr_gpcs_gpccs_falcon_hwcfg_r(void)
598 {
599         return 0x0041a108;
600 }
601 static inline u32 gr_fecs_falcon_rm_r(void)
602 {
603         return 0x00409084;
604 }
605 static inline u32 gr_fecs_current_ctx_r(void)
606 {
607         return 0x00409b00;
608 }
609 static inline u32 gr_fecs_current_ctx_ptr_f(u32 v)
610 {
611         return (v & 0xfffffff) << 0;
612 }
613 static inline u32 gr_fecs_current_ctx_ptr_v(u32 r)
614 {
615         return (r >> 0) & 0xfffffff;
616 }
617 static inline u32 gr_fecs_current_ctx_target_s(void)
618 {
619         return 2;
620 }
621 static inline u32 gr_fecs_current_ctx_target_f(u32 v)
622 {
623         return (v & 0x3) << 28;
624 }
625 static inline u32 gr_fecs_current_ctx_target_m(void)
626 {
627         return 0x3 << 28;
628 }
629 static inline u32 gr_fecs_current_ctx_target_v(u32 r)
630 {
631         return (r >> 28) & 0x3;
632 }
633 static inline u32 gr_fecs_current_ctx_target_vid_mem_f(void)
634 {
635         return 0x0;
636 }
637 static inline u32 gr_fecs_current_ctx_valid_s(void)
638 {
639         return 1;
640 }
641 static inline u32 gr_fecs_current_ctx_valid_f(u32 v)
642 {
643         return (v & 0x1) << 31;
644 }
645 static inline u32 gr_fecs_current_ctx_valid_m(void)
646 {
647         return 0x1 << 31;
648 }
649 static inline u32 gr_fecs_current_ctx_valid_v(u32 r)
650 {
651         return (r >> 31) & 0x1;
652 }
653 static inline u32 gr_fecs_current_ctx_valid_false_f(void)
654 {
655         return 0x0;
656 }
657 static inline u32 gr_fecs_method_data_r(void)
658 {
659         return 0x00409500;
660 }
661 static inline u32 gr_fecs_method_push_r(void)
662 {
663         return 0x00409504;
664 }
665 static inline u32 gr_fecs_method_push_adr_f(u32 v)
666 {
667         return (v & 0xfff) << 0;
668 }
669 static inline u32 gr_fecs_method_push_adr_bind_pointer_v(void)
670 {
671         return 0x00000003;
672 }
673 static inline u32 gr_fecs_method_push_adr_bind_pointer_f(void)
674 {
675         return 0x3;
676 }
677 static inline u32 gr_fecs_method_push_adr_discover_image_size_v(void)
678 {
679         return 0x00000010;
680 }
681 static inline u32 gr_fecs_method_push_adr_wfi_golden_save_v(void)
682 {
683         return 0x00000009;
684 }
685 static inline u32 gr_fecs_method_push_adr_restore_golden_v(void)
686 {
687         return 0x00000015;
688 }
689 static inline u32 gr_fecs_method_push_adr_discover_zcull_image_size_v(void)
690 {
691         return 0x00000016;
692 }
693 static inline u32 gr_fecs_method_push_adr_discover_pm_image_size_v(void)
694 {
695         return 0x00000025;
696 }
697 static inline u32 gr_fecs_method_push_adr_discover_reglist_image_size_v(void)
698 {
699         return 0x00000030;
700 }
701 static inline u32 gr_fecs_method_push_adr_set_reglist_bind_instance_v(void)
702 {
703         return 0x00000031;
704 }
705 static inline u32 gr_fecs_method_push_adr_set_reglist_virtual_address_v(void)
706 {
707         return 0x00000032;
708 }
709 static inline u32 gr_fecs_method_push_adr_stop_ctxsw_v(void)
710 {
711         return 0x00000038;
712 }
713 static inline u32 gr_fecs_method_push_adr_start_ctxsw_v(void)
714 {
715         return 0x00000039;
716 }
717 static inline u32 gr_fecs_method_push_adr_set_watchdog_timeout_f(void)
718 {
719         return 0x21;
720 }
721 static inline u32 gr_fecs_host_int_status_r(void)
722 {
723         return 0x00409c18;
724 }
725 static inline u32 gr_fecs_host_int_status_umimp_firmware_method_f(u32 v)
726 {
727         return (v & 0x1) << 17;
728 }
729 static inline u32 gr_fecs_host_int_status_umimp_illegal_method_f(u32 v)
730 {
731         return (v & 0x1) << 18;
732 }
733 static inline u32 gr_fecs_host_int_clear_r(void)
734 {
735         return 0x00409c20;
736 }
737 static inline u32 gr_fecs_host_int_enable_r(void)
738 {
739         return 0x00409c24;
740 }
741 static inline u32 gr_fecs_host_int_enable_fault_during_ctxsw_enable_f(void)
742 {
743         return 0x10000;
744 }
745 static inline u32 gr_fecs_host_int_enable_umimp_firmware_method_enable_f(void)
746 {
747         return 0x20000;
748 }
749 static inline u32 gr_fecs_host_int_enable_umimp_illegal_method_enable_f(void)
750 {
751         return 0x40000;
752 }
753 static inline u32 gr_fecs_host_int_enable_watchdog_enable_f(void)
754 {
755         return 0x80000;
756 }
757 static inline u32 gr_fecs_ctxsw_reset_ctl_r(void)
758 {
759         return 0x00409614;
760 }
761 static inline u32 gr_fecs_ctxsw_reset_ctl_sys_halt_disabled_f(void)
762 {
763         return 0x0;
764 }
765 static inline u32 gr_fecs_ctxsw_reset_ctl_gpc_halt_disabled_f(void)
766 {
767         return 0x0;
768 }
769 static inline u32 gr_fecs_ctxsw_reset_ctl_be_halt_disabled_f(void)
770 {
771         return 0x0;
772 }
773 static inline u32 gr_fecs_ctxsw_reset_ctl_sys_engine_reset_disabled_f(void)
774 {
775         return 0x10;
776 }
777 static inline u32 gr_fecs_ctxsw_reset_ctl_gpc_engine_reset_disabled_f(void)
778 {
779         return 0x20;
780 }
781 static inline u32 gr_fecs_ctxsw_reset_ctl_be_engine_reset_disabled_f(void)
782 {
783         return 0x40;
784 }
785 static inline u32 gr_fecs_ctxsw_reset_ctl_sys_context_reset_enabled_f(void)
786 {
787         return 0x0;
788 }
789 static inline u32 gr_fecs_ctxsw_reset_ctl_sys_context_reset_disabled_f(void)
790 {
791         return 0x100;
792 }
793 static inline u32 gr_fecs_ctxsw_reset_ctl_gpc_context_reset_enabled_f(void)
794 {
795         return 0x0;
796 }
797 static inline u32 gr_fecs_ctxsw_reset_ctl_gpc_context_reset_disabled_f(void)
798 {
799         return 0x200;
800 }
801 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_s(void)
802 {
803         return 1;
804 }
805 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_f(u32 v)
806 {
807         return (v & 0x1) << 10;
808 }
809 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_m(void)
810 {
811         return 0x1 << 10;
812 }
813 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_v(u32 r)
814 {
815         return (r >> 10) & 0x1;
816 }
817 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_enabled_f(void)
818 {
819         return 0x0;
820 }
821 static inline u32 gr_fecs_ctxsw_reset_ctl_be_context_reset_disabled_f(void)
822 {
823         return 0x400;
824 }
825 static inline u32 gr_fecs_ctx_state_store_major_rev_id_r(void)
826 {
827         return 0x0040960c;
828 }
829 static inline u32 gr_fecs_ctxsw_mailbox_r(u32 i)
830 {
831         return 0x00409800 + i*4;
832 }
833 static inline u32 gr_fecs_ctxsw_mailbox__size_1_v(void)
834 {
835         return 0x00000010;
836 }
837 static inline u32 gr_fecs_ctxsw_mailbox_value_f(u32 v)
838 {
839         return (v & 0xffffffff) << 0;
840 }
841 static inline u32 gr_fecs_ctxsw_mailbox_value_pass_v(void)
842 {
843         return 0x00000001;
844 }
845 static inline u32 gr_fecs_ctxsw_mailbox_value_fail_v(void)
846 {
847         return 0x00000002;
848 }
849 static inline u32 gr_fecs_ctxsw_mailbox_set_r(u32 i)
850 {
851         return 0x004098c0 + i*4;
852 }
853 static inline u32 gr_fecs_ctxsw_mailbox_set_value_f(u32 v)
854 {
855         return (v & 0xffffffff) << 0;
856 }
857 static inline u32 gr_fecs_ctxsw_mailbox_clear_r(u32 i)
858 {
859         return 0x00409840 + i*4;
860 }
861 static inline u32 gr_fecs_ctxsw_mailbox_clear_value_f(u32 v)
862 {
863         return (v & 0xffffffff) << 0;
864 }
865 static inline u32 gr_fecs_fs_r(void)
866 {
867         return 0x00409604;
868 }
869 static inline u32 gr_fecs_fs_num_available_gpcs_s(void)
870 {
871         return 5;
872 }
873 static inline u32 gr_fecs_fs_num_available_gpcs_f(u32 v)
874 {
875         return (v & 0x1f) << 0;
876 }
877 static inline u32 gr_fecs_fs_num_available_gpcs_m(void)
878 {
879         return 0x1f << 0;
880 }
881 static inline u32 gr_fecs_fs_num_available_gpcs_v(u32 r)
882 {
883         return (r >> 0) & 0x1f;
884 }
885 static inline u32 gr_fecs_fs_num_available_fbps_s(void)
886 {
887         return 5;
888 }
889 static inline u32 gr_fecs_fs_num_available_fbps_f(u32 v)
890 {
891         return (v & 0x1f) << 16;
892 }
893 static inline u32 gr_fecs_fs_num_available_fbps_m(void)
894 {
895         return 0x1f << 16;
896 }
897 static inline u32 gr_fecs_fs_num_available_fbps_v(u32 r)
898 {
899         return (r >> 16) & 0x1f;
900 }
901 static inline u32 gr_fecs_cfg_r(void)
902 {
903         return 0x00409620;
904 }
905 static inline u32 gr_fecs_cfg_imem_sz_v(u32 r)
906 {
907         return (r >> 0) & 0xff;
908 }
909 static inline u32 gr_fecs_rc_lanes_r(void)
910 {
911         return 0x00409880;
912 }
913 static inline u32 gr_fecs_rc_lanes_num_chains_s(void)
914 {
915         return 6;
916 }
917 static inline u32 gr_fecs_rc_lanes_num_chains_f(u32 v)
918 {
919         return (v & 0x3f) << 0;
920 }
921 static inline u32 gr_fecs_rc_lanes_num_chains_m(void)
922 {
923         return 0x3f << 0;
924 }
925 static inline u32 gr_fecs_rc_lanes_num_chains_v(u32 r)
926 {
927         return (r >> 0) & 0x3f;
928 }
929 static inline u32 gr_fecs_ctxsw_status_1_r(void)
930 {
931         return 0x00409400;
932 }
933 static inline u32 gr_fecs_ctxsw_status_1_arb_busy_s(void)
934 {
935         return 1;
936 }
937 static inline u32 gr_fecs_ctxsw_status_1_arb_busy_f(u32 v)
938 {
939         return (v & 0x1) << 12;
940 }
941 static inline u32 gr_fecs_ctxsw_status_1_arb_busy_m(void)
942 {
943         return 0x1 << 12;
944 }
945 static inline u32 gr_fecs_ctxsw_status_1_arb_busy_v(u32 r)
946 {
947         return (r >> 12) & 0x1;
948 }
949 static inline u32 gr_fecs_arb_ctx_adr_r(void)
950 {
951         return 0x00409a24;
952 }
953 static inline u32 gr_fecs_new_ctx_r(void)
954 {
955         return 0x00409b04;
956 }
957 static inline u32 gr_fecs_new_ctx_ptr_s(void)
958 {
959         return 28;
960 }
961 static inline u32 gr_fecs_new_ctx_ptr_f(u32 v)
962 {
963         return (v & 0xfffffff) << 0;
964 }
965 static inline u32 gr_fecs_new_ctx_ptr_m(void)
966 {
967         return 0xfffffff << 0;
968 }
969 static inline u32 gr_fecs_new_ctx_ptr_v(u32 r)
970 {
971         return (r >> 0) & 0xfffffff;
972 }
973 static inline u32 gr_fecs_new_ctx_target_s(void)
974 {
975         return 2;
976 }
977 static inline u32 gr_fecs_new_ctx_target_f(u32 v)
978 {
979         return (v & 0x3) << 28;
980 }
981 static inline u32 gr_fecs_new_ctx_target_m(void)
982 {
983         return 0x3 << 28;
984 }
985 static inline u32 gr_fecs_new_ctx_target_v(u32 r)
986 {
987         return (r >> 28) & 0x3;
988 }
989 static inline u32 gr_fecs_new_ctx_valid_s(void)
990 {
991         return 1;
992 }
993 static inline u32 gr_fecs_new_ctx_valid_f(u32 v)
994 {
995         return (v & 0x1) << 31;
996 }
997 static inline u32 gr_fecs_new_ctx_valid_m(void)
998 {
999         return 0x1 << 31;
1000 }
1001 static inline u32 gr_fecs_new_ctx_valid_v(u32 r)
1002 {
1003         return (r >> 31) & 0x1;
1004 }
1005 static inline u32 gr_fecs_arb_ctx_ptr_r(void)
1006 {
1007         return 0x00409a0c;
1008 }
1009 static inline u32 gr_fecs_arb_ctx_ptr_ptr_s(void)
1010 {
1011         return 28;
1012 }
1013 static inline u32 gr_fecs_arb_ctx_ptr_ptr_f(u32 v)
1014 {
1015         return (v & 0xfffffff) << 0;
1016 }
1017 static inline u32 gr_fecs_arb_ctx_ptr_ptr_m(void)
1018 {
1019         return 0xfffffff << 0;
1020 }
1021 static inline u32 gr_fecs_arb_ctx_ptr_ptr_v(u32 r)
1022 {
1023         return (r >> 0) & 0xfffffff;
1024 }
1025 static inline u32 gr_fecs_arb_ctx_ptr_target_s(void)
1026 {
1027         return 2;
1028 }
1029 static inline u32 gr_fecs_arb_ctx_ptr_target_f(u32 v)
1030 {
1031         return (v & 0x3) << 28;
1032 }
1033 static inline u32 gr_fecs_arb_ctx_ptr_target_m(void)
1034 {
1035         return 0x3 << 28;
1036 }
1037 static inline u32 gr_fecs_arb_ctx_ptr_target_v(u32 r)
1038 {
1039         return (r >> 28) & 0x3;
1040 }
1041 static inline u32 gr_fecs_arb_ctx_cmd_r(void)
1042 {
1043         return 0x00409a10;
1044 }
1045 static inline u32 gr_fecs_arb_ctx_cmd_cmd_s(void)
1046 {
1047         return 5;
1048 }
1049 static inline u32 gr_fecs_arb_ctx_cmd_cmd_f(u32 v)
1050 {
1051         return (v & 0x1f) << 0;
1052 }
1053 static inline u32 gr_fecs_arb_ctx_cmd_cmd_m(void)
1054 {
1055         return 0x1f << 0;
1056 }
1057 static inline u32 gr_fecs_arb_ctx_cmd_cmd_v(u32 r)
1058 {
1059         return (r >> 0) & 0x1f;
1060 }
1061 static inline u32 gr_rstr2d_gpc_map0_r(void)
1062 {
1063         return 0x0040780c;
1064 }
1065 static inline u32 gr_rstr2d_gpc_map1_r(void)
1066 {
1067         return 0x00407810;
1068 }
1069 static inline u32 gr_rstr2d_gpc_map2_r(void)
1070 {
1071         return 0x00407814;
1072 }
1073 static inline u32 gr_rstr2d_gpc_map3_r(void)
1074 {
1075         return 0x00407818;
1076 }
1077 static inline u32 gr_rstr2d_gpc_map4_r(void)
1078 {
1079         return 0x0040781c;
1080 }
1081 static inline u32 gr_rstr2d_gpc_map5_r(void)
1082 {
1083         return 0x00407820;
1084 }
1085 static inline u32 gr_rstr2d_map_table_cfg_r(void)
1086 {
1087         return 0x004078bc;
1088 }
1089 static inline u32 gr_rstr2d_map_table_cfg_row_offset_f(u32 v)
1090 {
1091         return (v & 0xff) << 0;
1092 }
1093 static inline u32 gr_rstr2d_map_table_cfg_num_entries_f(u32 v)
1094 {
1095         return (v & 0xff) << 8;
1096 }
1097 static inline u32 gr_pd_hww_esr_r(void)
1098 {
1099         return 0x00406018;
1100 }
1101 static inline u32 gr_pd_hww_esr_reset_active_f(void)
1102 {
1103         return 0x40000000;
1104 }
1105 static inline u32 gr_pd_hww_esr_en_enable_f(void)
1106 {
1107         return 0x80000000;
1108 }
1109 static inline u32 gr_pd_num_tpc_per_gpc_r(u32 i)
1110 {
1111         return 0x00406028 + i*4;
1112 }
1113 static inline u32 gr_pd_num_tpc_per_gpc__size_1_v(void)
1114 {
1115         return 0x00000004;
1116 }
1117 static inline u32 gr_pd_num_tpc_per_gpc_count0_f(u32 v)
1118 {
1119         return (v & 0xf) << 0;
1120 }
1121 static inline u32 gr_pd_num_tpc_per_gpc_count1_f(u32 v)
1122 {
1123         return (v & 0xf) << 4;
1124 }
1125 static inline u32 gr_pd_num_tpc_per_gpc_count2_f(u32 v)
1126 {
1127         return (v & 0xf) << 8;
1128 }
1129 static inline u32 gr_pd_num_tpc_per_gpc_count3_f(u32 v)
1130 {
1131         return (v & 0xf) << 12;
1132 }
1133 static inline u32 gr_pd_num_tpc_per_gpc_count4_f(u32 v)
1134 {
1135         return (v & 0xf) << 16;
1136 }
1137 static inline u32 gr_pd_num_tpc_per_gpc_count5_f(u32 v)
1138 {
1139         return (v & 0xf) << 20;
1140 }
1141 static inline u32 gr_pd_num_tpc_per_gpc_count6_f(u32 v)
1142 {
1143         return (v & 0xf) << 24;
1144 }
1145 static inline u32 gr_pd_num_tpc_per_gpc_count7_f(u32 v)
1146 {
1147         return (v & 0xf) << 28;
1148 }
1149 static inline u32 gr_pd_ab_dist_cfg0_r(void)
1150 {
1151         return 0x004064c0;
1152 }
1153 static inline u32 gr_pd_ab_dist_cfg0_timeslice_enable_en_f(void)
1154 {
1155         return 0x80000000;
1156 }
1157 static inline u32 gr_pd_ab_dist_cfg0_timeslice_enable_dis_f(void)
1158 {
1159         return 0x0;
1160 }
1161 static inline u32 gr_pd_ab_dist_cfg1_r(void)
1162 {
1163         return 0x004064c4;
1164 }
1165 static inline u32 gr_pd_ab_dist_cfg1_max_batches_init_f(void)
1166 {
1167         return 0xffff;
1168 }
1169 static inline u32 gr_pd_ab_dist_cfg1_max_output_f(u32 v)
1170 {
1171         return (v & 0xffff) << 16;
1172 }
1173 static inline u32 gr_pd_ab_dist_cfg1_max_output_granularity_v(void)
1174 {
1175         return 0x00000080;
1176 }
1177 static inline u32 gr_pd_ab_dist_cfg2_r(void)
1178 {
1179         return 0x004064c8;
1180 }
1181 static inline u32 gr_pd_ab_dist_cfg2_token_limit_f(u32 v)
1182 {
1183         return (v & 0xfff) << 0;
1184 }
1185 static inline u32 gr_pd_ab_dist_cfg2_token_limit_init_v(void)
1186 {
1187         return 0x000001c0;
1188 }
1189 static inline u32 gr_pd_ab_dist_cfg2_state_limit_f(u32 v)
1190 {
1191         return (v & 0xfff) << 16;
1192 }
1193 static inline u32 gr_pd_ab_dist_cfg2_state_limit_scc_bundle_granularity_v(void)
1194 {
1195         return 0x00000020;
1196 }
1197 static inline u32 gr_pd_ab_dist_cfg2_state_limit_min_gpm_fifo_depths_v(void)
1198 {
1199         return 0x00000182;
1200 }
1201 static inline u32 gr_pd_pagepool_r(void)
1202 {
1203         return 0x004064cc;
1204 }
1205 static inline u32 gr_pd_pagepool_total_pages_f(u32 v)
1206 {
1207         return (v & 0xff) << 0;
1208 }
1209 static inline u32 gr_pd_pagepool_valid_true_f(void)
1210 {
1211         return 0x80000000;
1212 }
1213 static inline u32 gr_pd_dist_skip_table_r(u32 i)
1214 {
1215         return 0x004064d0 + i*4;
1216 }
1217 static inline u32 gr_pd_dist_skip_table__size_1_v(void)
1218 {
1219         return 0x00000008;
1220 }
1221 static inline u32 gr_pd_dist_skip_table_gpc_4n0_mask_f(u32 v)
1222 {
1223         return (v & 0xff) << 0;
1224 }
1225 static inline u32 gr_pd_dist_skip_table_gpc_4n1_mask_f(u32 v)
1226 {
1227         return (v & 0xff) << 8;
1228 }
1229 static inline u32 gr_pd_dist_skip_table_gpc_4n2_mask_f(u32 v)
1230 {
1231         return (v & 0xff) << 16;
1232 }
1233 static inline u32 gr_pd_dist_skip_table_gpc_4n3_mask_f(u32 v)
1234 {
1235         return (v & 0xff) << 24;
1236 }
1237 static inline u32 gr_ds_debug_r(void)
1238 {
1239         return 0x00405800;
1240 }
1241 static inline u32 gr_ds_debug_timeslice_mode_disable_f(void)
1242 {
1243         return 0x0;
1244 }
1245 static inline u32 gr_ds_debug_timeslice_mode_enable_f(void)
1246 {
1247         return 0x8000000;
1248 }
1249 static inline u32 gr_ds_zbc_color_r_r(void)
1250 {
1251         return 0x00405804;
1252 }
1253 static inline u32 gr_ds_zbc_color_r_val_f(u32 v)
1254 {
1255         return (v & 0xffffffff) << 0;
1256 }
1257 static inline u32 gr_ds_zbc_color_g_r(void)
1258 {
1259         return 0x00405808;
1260 }
1261 static inline u32 gr_ds_zbc_color_g_val_f(u32 v)
1262 {
1263         return (v & 0xffffffff) << 0;
1264 }
1265 static inline u32 gr_ds_zbc_color_b_r(void)
1266 {
1267         return 0x0040580c;
1268 }
1269 static inline u32 gr_ds_zbc_color_b_val_f(u32 v)
1270 {
1271         return (v & 0xffffffff) << 0;
1272 }
1273 static inline u32 gr_ds_zbc_color_a_r(void)
1274 {
1275         return 0x00405810;
1276 }
1277 static inline u32 gr_ds_zbc_color_a_val_f(u32 v)
1278 {
1279         return (v & 0xffffffff) << 0;
1280 }
1281 static inline u32 gr_ds_zbc_color_fmt_r(void)
1282 {
1283         return 0x00405814;
1284 }
1285 static inline u32 gr_ds_zbc_color_fmt_val_f(u32 v)
1286 {
1287         return (v & 0x7f) << 0;
1288 }
1289 static inline u32 gr_ds_zbc_color_fmt_val_invalid_f(void)
1290 {
1291         return 0x0;
1292 }
1293 static inline u32 gr_ds_zbc_color_fmt_val_zero_v(void)
1294 {
1295         return 0x00000001;
1296 }
1297 static inline u32 gr_ds_zbc_color_fmt_val_unorm_one_v(void)
1298 {
1299         return 0x00000002;
1300 }
1301 static inline u32 gr_ds_zbc_color_fmt_val_rf32_gf32_bf32_af32_v(void)
1302 {
1303         return 0x00000004;
1304 }
1305 static inline u32 gr_ds_zbc_z_r(void)
1306 {
1307         return 0x00405818;
1308 }
1309 static inline u32 gr_ds_zbc_z_val_s(void)
1310 {
1311         return 32;
1312 }
1313 static inline u32 gr_ds_zbc_z_val_f(u32 v)
1314 {
1315         return (v & 0xffffffff) << 0;
1316 }
1317 static inline u32 gr_ds_zbc_z_val_m(void)
1318 {
1319         return 0xffffffff << 0;
1320 }
1321 static inline u32 gr_ds_zbc_z_val_v(u32 r)
1322 {
1323         return (r >> 0) & 0xffffffff;
1324 }
1325 static inline u32 gr_ds_zbc_z_val__init_v(void)
1326 {
1327         return 0x00000000;
1328 }
1329 static inline u32 gr_ds_zbc_z_val__init_f(void)
1330 {
1331         return 0x0;
1332 }
1333 static inline u32 gr_ds_zbc_z_fmt_r(void)
1334 {
1335         return 0x0040581c;
1336 }
1337 static inline u32 gr_ds_zbc_z_fmt_val_f(u32 v)
1338 {
1339         return (v & 0x1) << 0;
1340 }
1341 static inline u32 gr_ds_zbc_z_fmt_val_invalid_f(void)
1342 {
1343         return 0x0;
1344 }
1345 static inline u32 gr_ds_zbc_z_fmt_val_fp32_v(void)
1346 {
1347         return 0x00000001;
1348 }
1349 static inline u32 gr_ds_zbc_tbl_index_r(void)
1350 {
1351         return 0x00405820;
1352 }
1353 static inline u32 gr_ds_zbc_tbl_index_val_f(u32 v)
1354 {
1355         return (v & 0xf) << 0;
1356 }
1357 static inline u32 gr_ds_zbc_tbl_ld_r(void)
1358 {
1359         return 0x00405824;
1360 }
1361 static inline u32 gr_ds_zbc_tbl_ld_select_c_f(void)
1362 {
1363         return 0x0;
1364 }
1365 static inline u32 gr_ds_zbc_tbl_ld_select_z_f(void)
1366 {
1367         return 0x1;
1368 }
1369 static inline u32 gr_ds_zbc_tbl_ld_action_write_f(void)
1370 {
1371         return 0x0;
1372 }
1373 static inline u32 gr_ds_zbc_tbl_ld_trigger_active_f(void)
1374 {
1375         return 0x4;
1376 }
1377 static inline u32 gr_ds_tga_constraintlogic_r(void)
1378 {
1379         return 0x00405830;
1380 }
1381 static inline u32 gr_ds_tga_constraintlogic_beta_cbsize_f(u32 v)
1382 {
1383         return (v & 0xffff) << 16;
1384 }
1385 static inline u32 gr_ds_tga_constraintlogic_alpha_cbsize_f(u32 v)
1386 {
1387         return (v & 0xffff) << 0;
1388 }
1389 static inline u32 gr_ds_hww_esr_r(void)
1390 {
1391         return 0x00405840;
1392 }
1393 static inline u32 gr_ds_hww_esr_reset_s(void)
1394 {
1395         return 1;
1396 }
1397 static inline u32 gr_ds_hww_esr_reset_f(u32 v)
1398 {
1399         return (v & 0x1) << 30;
1400 }
1401 static inline u32 gr_ds_hww_esr_reset_m(void)
1402 {
1403         return 0x1 << 30;
1404 }
1405 static inline u32 gr_ds_hww_esr_reset_v(u32 r)
1406 {
1407         return (r >> 30) & 0x1;
1408 }
1409 static inline u32 gr_ds_hww_esr_reset_task_v(void)
1410 {
1411         return 0x00000001;
1412 }
1413 static inline u32 gr_ds_hww_esr_reset_task_f(void)
1414 {
1415         return 0x40000000;
1416 }
1417 static inline u32 gr_ds_hww_esr_en_enabled_f(void)
1418 {
1419         return 0x80000000;
1420 }
1421 static inline u32 gr_ds_hww_esr_2_r(void)
1422 {
1423         return 0x00405848;
1424 }
1425 static inline u32 gr_ds_hww_esr_2_reset_s(void)
1426 {
1427         return 1;
1428 }
1429 static inline u32 gr_ds_hww_esr_2_reset_f(u32 v)
1430 {
1431         return (v & 0x1) << 30;
1432 }
1433 static inline u32 gr_ds_hww_esr_2_reset_m(void)
1434 {
1435         return 0x1 << 30;
1436 }
1437 static inline u32 gr_ds_hww_esr_2_reset_v(u32 r)
1438 {
1439         return (r >> 30) & 0x1;
1440 }
1441 static inline u32 gr_ds_hww_esr_2_reset_task_v(void)
1442 {
1443         return 0x00000001;
1444 }
1445 static inline u32 gr_ds_hww_esr_2_reset_task_f(void)
1446 {
1447         return 0x40000000;
1448 }
1449 static inline u32 gr_ds_hww_esr_2_en_enabled_f(void)
1450 {
1451         return 0x80000000;
1452 }
1453 static inline u32 gr_ds_hww_report_mask_r(void)
1454 {
1455         return 0x00405844;
1456 }
1457 static inline u32 gr_ds_hww_report_mask_sph0_err_report_f(void)
1458 {
1459         return 0x1;
1460 }
1461 static inline u32 gr_ds_hww_report_mask_sph1_err_report_f(void)
1462 {
1463         return 0x2;
1464 }
1465 static inline u32 gr_ds_hww_report_mask_sph2_err_report_f(void)
1466 {
1467         return 0x4;
1468 }
1469 static inline u32 gr_ds_hww_report_mask_sph3_err_report_f(void)
1470 {
1471         return 0x8;
1472 }
1473 static inline u32 gr_ds_hww_report_mask_sph4_err_report_f(void)
1474 {
1475         return 0x10;
1476 }
1477 static inline u32 gr_ds_hww_report_mask_sph5_err_report_f(void)
1478 {
1479         return 0x20;
1480 }
1481 static inline u32 gr_ds_hww_report_mask_sph6_err_report_f(void)
1482 {
1483         return 0x40;
1484 }
1485 static inline u32 gr_ds_hww_report_mask_sph7_err_report_f(void)
1486 {
1487         return 0x80;
1488 }
1489 static inline u32 gr_ds_hww_report_mask_sph8_err_report_f(void)
1490 {
1491         return 0x100;
1492 }
1493 static inline u32 gr_ds_hww_report_mask_sph9_err_report_f(void)
1494 {
1495         return 0x200;
1496 }
1497 static inline u32 gr_ds_hww_report_mask_sph10_err_report_f(void)
1498 {
1499         return 0x400;
1500 }
1501 static inline u32 gr_ds_hww_report_mask_sph11_err_report_f(void)
1502 {
1503         return 0x800;
1504 }
1505 static inline u32 gr_ds_hww_report_mask_sph12_err_report_f(void)
1506 {
1507         return 0x1000;
1508 }
1509 static inline u32 gr_ds_hww_report_mask_sph13_err_report_f(void)
1510 {
1511         return 0x2000;
1512 }
1513 static inline u32 gr_ds_hww_report_mask_sph14_err_report_f(void)
1514 {
1515         return 0x4000;
1516 }
1517 static inline u32 gr_ds_hww_report_mask_sph15_err_report_f(void)
1518 {
1519         return 0x8000;
1520 }
1521 static inline u32 gr_ds_hww_report_mask_sph16_err_report_f(void)
1522 {
1523         return 0x10000;
1524 }
1525 static inline u32 gr_ds_hww_report_mask_sph17_err_report_f(void)
1526 {
1527         return 0x20000;
1528 }
1529 static inline u32 gr_ds_hww_report_mask_sph18_err_report_f(void)
1530 {
1531         return 0x40000;
1532 }
1533 static inline u32 gr_ds_hww_report_mask_sph19_err_report_f(void)
1534 {
1535         return 0x80000;
1536 }
1537 static inline u32 gr_ds_hww_report_mask_sph20_err_report_f(void)
1538 {
1539         return 0x100000;
1540 }
1541 static inline u32 gr_ds_hww_report_mask_sph21_err_report_f(void)
1542 {
1543         return 0x200000;
1544 }
1545 static inline u32 gr_ds_hww_report_mask_sph22_err_report_f(void)
1546 {
1547         return 0x400000;
1548 }
1549 static inline u32 gr_ds_hww_report_mask_sph23_err_report_f(void)
1550 {
1551         return 0x800000;
1552 }
1553 static inline u32 gr_ds_hww_report_mask_2_r(void)
1554 {
1555         return 0x0040584c;
1556 }
1557 static inline u32 gr_ds_hww_report_mask_2_sph24_err_report_f(void)
1558 {
1559         return 0x1;
1560 }
1561 static inline u32 gr_ds_num_tpc_per_gpc_r(u32 i)
1562 {
1563         return 0x00405870 + i*4;
1564 }
1565 static inline u32 gr_scc_bundle_cb_base_r(void)
1566 {
1567         return 0x00408004;
1568 }
1569 static inline u32 gr_scc_bundle_cb_base_addr_39_8_f(u32 v)
1570 {
1571         return (v & 0xffffffff) << 0;
1572 }
1573 static inline u32 gr_scc_bundle_cb_base_addr_39_8_align_bits_v(void)
1574 {
1575         return 0x00000008;
1576 }
1577 static inline u32 gr_scc_bundle_cb_size_r(void)
1578 {
1579         return 0x00408008;
1580 }
1581 static inline u32 gr_scc_bundle_cb_size_div_256b_f(u32 v)
1582 {
1583         return (v & 0x7ff) << 0;
1584 }
1585 static inline u32 gr_scc_bundle_cb_size_div_256b__prod_v(void)
1586 {
1587         return 0x00000018;
1588 }
1589 static inline u32 gr_scc_bundle_cb_size_div_256b_byte_granularity_v(void)
1590 {
1591         return 0x00000100;
1592 }
1593 static inline u32 gr_scc_bundle_cb_size_valid_false_v(void)
1594 {
1595         return 0x00000000;
1596 }
1597 static inline u32 gr_scc_bundle_cb_size_valid_false_f(void)
1598 {
1599         return 0x0;
1600 }
1601 static inline u32 gr_scc_bundle_cb_size_valid_true_f(void)
1602 {
1603         return 0x80000000;
1604 }
1605 static inline u32 gr_scc_pagepool_base_r(void)
1606 {
1607         return 0x0040800c;
1608 }
1609 static inline u32 gr_scc_pagepool_base_addr_39_8_f(u32 v)
1610 {
1611         return (v & 0xffffffff) << 0;
1612 }
1613 static inline u32 gr_scc_pagepool_base_addr_39_8_align_bits_v(void)
1614 {
1615         return 0x00000008;
1616 }
1617 static inline u32 gr_scc_pagepool_r(void)
1618 {
1619         return 0x00408010;
1620 }
1621 static inline u32 gr_scc_pagepool_total_pages_f(u32 v)
1622 {
1623         return (v & 0xff) << 0;
1624 }
1625 static inline u32 gr_scc_pagepool_total_pages_hwmax_v(void)
1626 {
1627         return 0x00000000;
1628 }
1629 static inline u32 gr_scc_pagepool_total_pages_hwmax_value_v(void)
1630 {
1631         return 0x00000080;
1632 }
1633 static inline u32 gr_scc_pagepool_total_pages_byte_granularity_v(void)
1634 {
1635         return 0x00000100;
1636 }
1637 static inline u32 gr_scc_pagepool_max_valid_pages_s(void)
1638 {
1639         return 8;
1640 }
1641 static inline u32 gr_scc_pagepool_max_valid_pages_f(u32 v)
1642 {
1643         return (v & 0xff) << 8;
1644 }
1645 static inline u32 gr_scc_pagepool_max_valid_pages_m(void)
1646 {
1647         return 0xff << 8;
1648 }
1649 static inline u32 gr_scc_pagepool_max_valid_pages_v(u32 r)
1650 {
1651         return (r >> 8) & 0xff;
1652 }
1653 static inline u32 gr_scc_pagepool_valid_true_f(void)
1654 {
1655         return 0x80000000;
1656 }
1657 static inline u32 gr_scc_init_r(void)
1658 {
1659         return 0x0040802c;
1660 }
1661 static inline u32 gr_scc_init_ram_trigger_f(void)
1662 {
1663         return 0x1;
1664 }
1665 static inline u32 gr_scc_hww_esr_r(void)
1666 {
1667         return 0x00408030;
1668 }
1669 static inline u32 gr_scc_hww_esr_reset_active_f(void)
1670 {
1671         return 0x40000000;
1672 }
1673 static inline u32 gr_scc_hww_esr_en_enable_f(void)
1674 {
1675         return 0x80000000;
1676 }
1677 static inline u32 gr_sked_hww_esr_r(void)
1678 {
1679         return 0x00407020;
1680 }
1681 static inline u32 gr_sked_hww_esr_reset_active_f(void)
1682 {
1683         return 0x40000000;
1684 }
1685 static inline u32 gr_cwd_fs_r(void)
1686 {
1687         return 0x00405b00;
1688 }
1689 static inline u32 gr_cwd_fs_num_gpcs_f(u32 v)
1690 {
1691         return (v & 0xff) << 0;
1692 }
1693 static inline u32 gr_cwd_fs_num_tpcs_f(u32 v)
1694 {
1695         return (v & 0xff) << 8;
1696 }
1697 static inline u32 gr_cwd_gpc_tpc_id_r(u32 i)
1698 {
1699         return 0x00405b60 + i*4;
1700 }
1701 static inline u32 gr_cwd_gpc_tpc_id_tpc0_f(u32 v)
1702 {
1703         return (v & 0xf) << 0;
1704 }
1705 static inline u32 gr_cwd_gpc_tpc_id_tpc1_f(u32 v)
1706 {
1707         return (v & 0xf) << 8;
1708 }
1709 static inline u32 gr_cwd_sm_id_r(u32 i)
1710 {
1711         return 0x00405ba0 + i*4;
1712 }
1713 static inline u32 gr_cwd_sm_id_tpc0_f(u32 v)
1714 {
1715         return (v & 0xff) << 0;
1716 }
1717 static inline u32 gr_cwd_sm_id_tpc1_f(u32 v)
1718 {
1719         return (v & 0xff) << 8;
1720 }
1721 static inline u32 gr_gpc0_fs_gpc_r(void)
1722 {
1723         return 0x00502608;
1724 }
1725 static inline u32 gr_gpc0_fs_gpc_num_available_tpcs_v(u32 r)
1726 {
1727         return (r >> 0) & 0x1f;
1728 }
1729 static inline u32 gr_gpc0_fs_gpc_num_available_zculls_v(u32 r)
1730 {
1731         return (r >> 16) & 0x1f;
1732 }
1733 static inline u32 gr_gpc0_cfg_r(void)
1734 {
1735         return 0x00502620;
1736 }
1737 static inline u32 gr_gpc0_cfg_imem_sz_v(u32 r)
1738 {
1739         return (r >> 0) & 0xff;
1740 }
1741 static inline u32 gr_gpccs_rc_lanes_r(void)
1742 {
1743         return 0x00502880;
1744 }
1745 static inline u32 gr_gpccs_rc_lanes_num_chains_s(void)
1746 {
1747         return 6;
1748 }
1749 static inline u32 gr_gpccs_rc_lanes_num_chains_f(u32 v)
1750 {
1751         return (v & 0x3f) << 0;
1752 }
1753 static inline u32 gr_gpccs_rc_lanes_num_chains_m(void)
1754 {
1755         return 0x3f << 0;
1756 }
1757 static inline u32 gr_gpccs_rc_lanes_num_chains_v(u32 r)
1758 {
1759         return (r >> 0) & 0x3f;
1760 }
1761 static inline u32 gr_gpccs_rc_lane_size_r(u32 i)
1762 {
1763         return 0x00502910 + i*0;
1764 }
1765 static inline u32 gr_gpccs_rc_lane_size__size_1_v(void)
1766 {
1767         return 0x00000010;
1768 }
1769 static inline u32 gr_gpccs_rc_lane_size_v_s(void)
1770 {
1771         return 24;
1772 }
1773 static inline u32 gr_gpccs_rc_lane_size_v_f(u32 v)
1774 {
1775         return (v & 0xffffff) << 0;
1776 }
1777 static inline u32 gr_gpccs_rc_lane_size_v_m(void)
1778 {
1779         return 0xffffff << 0;
1780 }
1781 static inline u32 gr_gpccs_rc_lane_size_v_v(u32 r)
1782 {
1783         return (r >> 0) & 0xffffff;
1784 }
1785 static inline u32 gr_gpccs_rc_lane_size_v_0_v(void)
1786 {
1787         return 0x00000000;
1788 }
1789 static inline u32 gr_gpccs_rc_lane_size_v_0_f(void)
1790 {
1791         return 0x0;
1792 }
1793 static inline u32 gr_gpc0_zcull_fs_r(void)
1794 {
1795         return 0x00500910;
1796 }
1797 static inline u32 gr_gpc0_zcull_fs_num_sms_f(u32 v)
1798 {
1799         return (v & 0x1ff) << 0;
1800 }
1801 static inline u32 gr_gpc0_zcull_fs_num_active_banks_f(u32 v)
1802 {
1803         return (v & 0xf) << 16;
1804 }
1805 static inline u32 gr_gpc0_zcull_ram_addr_r(void)
1806 {
1807         return 0x00500914;
1808 }
1809 static inline u32 gr_gpc0_zcull_ram_addr_tiles_per_hypertile_row_per_gpc_f(u32 v)
1810 {
1811         return (v & 0xf) << 0;
1812 }
1813 static inline u32 gr_gpc0_zcull_ram_addr_row_offset_f(u32 v)
1814 {
1815         return (v & 0xf) << 8;
1816 }
1817 static inline u32 gr_gpc0_zcull_sm_num_rcp_r(void)
1818 {
1819         return 0x00500918;
1820 }
1821 static inline u32 gr_gpc0_zcull_sm_num_rcp_conservative_f(u32 v)
1822 {
1823         return (v & 0xffffff) << 0;
1824 }
1825 static inline u32 gr_gpc0_zcull_sm_num_rcp_conservative__max_v(void)
1826 {
1827         return 0x00800000;
1828 }
1829 static inline u32 gr_gpc0_zcull_total_ram_size_r(void)
1830 {
1831         return 0x00500920;
1832 }
1833 static inline u32 gr_gpc0_zcull_total_ram_size_num_aliquots_f(u32 v)
1834 {
1835         return (v & 0xffff) << 0;
1836 }
1837 static inline u32 gr_gpc0_zcull_zcsize_r(u32 i)
1838 {
1839         return 0x00500a04 + i*32;
1840 }
1841 static inline u32 gr_gpc0_zcull_zcsize_height_subregion__multiple_v(void)
1842 {
1843         return 0x00000040;
1844 }
1845 static inline u32 gr_gpc0_zcull_zcsize_width_subregion__multiple_v(void)
1846 {
1847         return 0x00000010;
1848 }
1849 static inline u32 gr_gpc0_gpm_pd_sm_id_r(u32 i)
1850 {
1851         return 0x00500c10 + i*4;
1852 }
1853 static inline u32 gr_gpc0_gpm_pd_sm_id_id_f(u32 v)
1854 {
1855         return (v & 0xff) << 0;
1856 }
1857 static inline u32 gr_gpc0_gpm_pd_pes_tpc_id_mask_r(u32 i)
1858 {
1859         return 0x00500c30 + i*4;
1860 }
1861 static inline u32 gr_gpc0_gpm_pd_pes_tpc_id_mask_mask_v(u32 r)
1862 {
1863         return (r >> 0) & 0xff;
1864 }
1865 static inline u32 gr_gpc0_tpc0_pe_cfg_smid_r(void)
1866 {
1867         return 0x00504088;
1868 }
1869 static inline u32 gr_gpc0_tpc0_pe_cfg_smid_value_f(u32 v)
1870 {
1871         return (v & 0xffff) << 0;
1872 }
1873 static inline u32 gr_gpc0_tpc0_sm_cfg_r(void)
1874 {
1875         return 0x00504698;
1876 }
1877 static inline u32 gr_gpc0_tpc0_sm_cfg_sm_id_f(u32 v)
1878 {
1879         return (v & 0xffff) << 0;
1880 }
1881 static inline u32 gr_gpc0_tpc0_sm_arch_r(void)
1882 {
1883         return 0x0050469c;
1884 }
1885 static inline u32 gr_gpc0_tpc0_sm_arch_warp_count_v(u32 r)
1886 {
1887         return (r >> 0) & 0xff;
1888 }
1889 static inline u32 gr_gpc0_tpc0_sm_arch_spa_version_v(u32 r)
1890 {
1891         return (r >> 8) & 0xfff;
1892 }
1893 static inline u32 gr_gpc0_tpc0_sm_arch_sm_version_v(u32 r)
1894 {
1895         return (r >> 20) & 0xfff;
1896 }
1897 static inline u32 gr_gpc0_ppc0_pes_vsc_strem_r(void)
1898 {
1899         return 0x00503018;
1900 }
1901 static inline u32 gr_gpc0_ppc0_pes_vsc_strem_master_pe_m(void)
1902 {
1903         return 0x1 << 0;
1904 }
1905 static inline u32 gr_gpc0_ppc0_pes_vsc_strem_master_pe_true_f(void)
1906 {
1907         return 0x1;
1908 }
1909 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_size_r(void)
1910 {
1911         return 0x005030c0;
1912 }
1913 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_size_v_f(u32 v)
1914 {
1915         return (v & 0xffff) << 0;
1916 }
1917 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_size_v_m(void)
1918 {
1919         return 0xffff << 0;
1920 }
1921 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_size_v_default_v(void)
1922 {
1923         return 0x00000400;
1924 }
1925 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_size_v_granularity_v(void)
1926 {
1927         return 0x00000020;
1928 }
1929 static inline u32 gr_gpc0_ppc0_cbm_beta_cb_offset_r(void)
1930 {
1931         return 0x005030f4;
1932 }
1933 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_size_r(void)
1934 {
1935         return 0x005030e4;
1936 }
1937 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_size_v_f(u32 v)
1938 {
1939         return (v & 0xffff) << 0;
1940 }
1941 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_size_v_m(void)
1942 {
1943         return 0xffff << 0;
1944 }
1945 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_size_v_default_v(void)
1946 {
1947         return 0x00000800;
1948 }
1949 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_size_v_granularity_v(void)
1950 {
1951         return 0x00000020;
1952 }
1953 static inline u32 gr_gpc0_ppc0_cbm_alpha_cb_offset_r(void)
1954 {
1955         return 0x005030f8;
1956 }
1957 static inline u32 gr_gpccs_falcon_addr_r(void)
1958 {
1959         return 0x0041a0ac;
1960 }
1961 static inline u32 gr_gpccs_falcon_addr_lsb_s(void)
1962 {
1963         return 6;
1964 }
1965 static inline u32 gr_gpccs_falcon_addr_lsb_f(u32 v)
1966 {
1967         return (v & 0x3f) << 0;
1968 }
1969 static inline u32 gr_gpccs_falcon_addr_lsb_m(void)
1970 {
1971         return 0x3f << 0;
1972 }
1973 static inline u32 gr_gpccs_falcon_addr_lsb_v(u32 r)
1974 {
1975         return (r >> 0) & 0x3f;
1976 }
1977 static inline u32 gr_gpccs_falcon_addr_lsb_init_v(void)
1978 {
1979         return 0x00000000;
1980 }
1981 static inline u32 gr_gpccs_falcon_addr_lsb_init_f(void)
1982 {
1983         return 0x0;
1984 }
1985 static inline u32 gr_gpccs_falcon_addr_msb_s(void)
1986 {
1987         return 6;
1988 }
1989 static inline u32 gr_gpccs_falcon_addr_msb_f(u32 v)
1990 {
1991         return (v & 0x3f) << 6;
1992 }
1993 static inline u32 gr_gpccs_falcon_addr_msb_m(void)
1994 {
1995         return 0x3f << 6;
1996 }
1997 static inline u32 gr_gpccs_falcon_addr_msb_v(u32 r)
1998 {
1999         return (r >> 6) & 0x3f;
2000 }
2001 static inline u32 gr_gpccs_falcon_addr_msb_init_v(void)
2002 {
2003         return 0x00000000;
2004 }
2005 static inline u32 gr_gpccs_falcon_addr_msb_init_f(void)
2006 {
2007         return 0x0;
2008 }
2009 static inline u32 gr_gpccs_falcon_addr_ext_s(void)
2010 {
2011         return 12;
2012 }
2013 static inline u32 gr_gpccs_falcon_addr_ext_f(u32 v)
2014 {
2015         return (v & 0xfff) << 0;
2016 }
2017 static inline u32 gr_gpccs_falcon_addr_ext_m(void)
2018 {
2019         return 0xfff << 0;
2020 }
2021 static inline u32 gr_gpccs_falcon_addr_ext_v(u32 r)
2022 {
2023         return (r >> 0) & 0xfff;
2024 }
2025 static inline u32 gr_gpccs_cpuctl_r(void)
2026 {
2027         return 0x0041a100;
2028 }
2029 static inline u32 gr_gpccs_cpuctl_startcpu_f(u32 v)
2030 {
2031         return (v & 0x1) << 1;
2032 }
2033 static inline u32 gr_gpccs_dmactl_r(void)
2034 {
2035         return 0x0041a10c;
2036 }
2037 static inline u32 gr_gpccs_dmactl_require_ctx_f(u32 v)
2038 {
2039         return (v & 0x1) << 0;
2040 }
2041 static inline u32 gr_gpccs_dmactl_dmem_scrubbing_m(void)
2042 {
2043         return 0x1 << 1;
2044 }
2045 static inline u32 gr_gpccs_dmactl_imem_scrubbing_m(void)
2046 {
2047         return 0x1 << 2;
2048 }
2049 static inline u32 gr_gpccs_imemc_r(u32 i)
2050 {
2051         return 0x0041a180 + i*16;
2052 }
2053 static inline u32 gr_gpccs_imemc_offs_f(u32 v)
2054 {
2055         return (v & 0x3f) << 2;
2056 }
2057 static inline u32 gr_gpccs_imemc_blk_f(u32 v)
2058 {
2059         return (v & 0xff) << 8;
2060 }
2061 static inline u32 gr_gpccs_imemc_aincw_f(u32 v)
2062 {
2063         return (v & 0x1) << 24;
2064 }
2065 static inline u32 gr_gpccs_imemd_r(u32 i)
2066 {
2067         return 0x0041a184 + i*16;
2068 }
2069 static inline u32 gr_gpccs_imemt_r(u32 i)
2070 {
2071         return 0x0041a188 + i*16;
2072 }
2073 static inline u32 gr_gpccs_imemt__size_1_v(void)
2074 {
2075         return 0x00000004;
2076 }
2077 static inline u32 gr_gpccs_imemt_tag_f(u32 v)
2078 {
2079         return (v & 0xffff) << 0;
2080 }
2081 static inline u32 gr_gpccs_dmemc_r(u32 i)
2082 {
2083         return 0x0041a1c0 + i*8;
2084 }
2085 static inline u32 gr_gpccs_dmemc_offs_f(u32 v)
2086 {
2087         return (v & 0x3f) << 2;
2088 }
2089 static inline u32 gr_gpccs_dmemc_blk_f(u32 v)
2090 {
2091         return (v & 0xff) << 8;
2092 }
2093 static inline u32 gr_gpccs_dmemc_aincw_f(u32 v)
2094 {
2095         return (v & 0x1) << 24;
2096 }
2097 static inline u32 gr_gpccs_dmemd_r(u32 i)
2098 {
2099         return 0x0041a1c4 + i*8;
2100 }
2101 static inline u32 gr_gpccs_ctxsw_mailbox_r(u32 i)
2102 {
2103         return 0x0041a800 + i*4;
2104 }
2105 static inline u32 gr_gpccs_ctxsw_mailbox_value_f(u32 v)
2106 {
2107         return (v & 0xffffffff) << 0;
2108 }
2109 static inline u32 gr_gpcs_swdx_bundle_cb_base_r(void)
2110 {
2111         return 0x00418e24;
2112 }
2113 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_s(void)
2114 {
2115         return 32;
2116 }
2117 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_f(u32 v)
2118 {
2119         return (v & 0xffffffff) << 0;
2120 }
2121 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_m(void)
2122 {
2123         return 0xffffffff << 0;
2124 }
2125 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_v(u32 r)
2126 {
2127         return (r >> 0) & 0xffffffff;
2128 }
2129 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_init_v(void)
2130 {
2131         return 0x00000000;
2132 }
2133 static inline u32 gr_gpcs_swdx_bundle_cb_base_addr_39_8_init_f(void)
2134 {
2135         return 0x0;
2136 }
2137 static inline u32 gr_gpcs_swdx_bundle_cb_size_r(void)
2138 {
2139         return 0x00418e28;
2140 }
2141 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_s(void)
2142 {
2143         return 11;
2144 }
2145 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_f(u32 v)
2146 {
2147         return (v & 0x7ff) << 0;
2148 }
2149 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_m(void)
2150 {
2151         return 0x7ff << 0;
2152 }
2153 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_v(u32 r)
2154 {
2155         return (r >> 0) & 0x7ff;
2156 }
2157 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_init_v(void)
2158 {
2159         return 0x00000018;
2160 }
2161 static inline u32 gr_gpcs_swdx_bundle_cb_size_div_256b_init_f(void)
2162 {
2163         return 0x18;
2164 }
2165 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_s(void)
2166 {
2167         return 1;
2168 }
2169 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_f(u32 v)
2170 {
2171         return (v & 0x1) << 31;
2172 }
2173 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_m(void)
2174 {
2175         return 0x1 << 31;
2176 }
2177 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_v(u32 r)
2178 {
2179         return (r >> 31) & 0x1;
2180 }
2181 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_false_v(void)
2182 {
2183         return 0x00000000;
2184 }
2185 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_false_f(void)
2186 {
2187         return 0x0;
2188 }
2189 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_true_v(void)
2190 {
2191         return 0x00000001;
2192 }
2193 static inline u32 gr_gpcs_swdx_bundle_cb_size_valid_true_f(void)
2194 {
2195         return 0x80000000;
2196 }
2197 static inline u32 gr_gpcs_swdx_tc_beta_cb_size_r(u32 i)
2198 {
2199         return 0x00418ea0 + i*4;
2200 }
2201 static inline u32 gr_gpcs_swdx_tc_beta_cb_size_v_f(u32 v)
2202 {
2203         return (v & 0xffff) << 0;
2204 }
2205 static inline u32 gr_gpcs_swdx_tc_beta_cb_size_v_m(void)
2206 {
2207         return 0xffff << 0;
2208 }
2209 static inline u32 gr_gpcs_swdx_tc_beta_cb_size_div3_f(u32 v)
2210 {
2211         return (v & 0xffff) << 16;
2212 }
2213 static inline u32 gr_gpcs_swdx_tc_beta_cb_size_div3_m(void)
2214 {
2215         return 0xffff << 16;
2216 }
2217 static inline u32 gr_gpcs_swdx_rm_pagepool_r(void)
2218 {
2219         return 0x00418e30;
2220 }
2221 static inline u32 gr_gpcs_swdx_rm_pagepool_total_pages_f(u32 v)
2222 {
2223         return (v & 0xff) << 0;
2224 }
2225 static inline u32 gr_gpcs_swdx_rm_pagepool_valid_true_f(void)
2226 {
2227         return 0x80000000;
2228 }
2229 static inline u32 gr_gpcs_setup_attrib_cb_base_r(void)
2230 {
2231         return 0x00418810;
2232 }
2233 static inline u32 gr_gpcs_setup_attrib_cb_base_addr_39_12_f(u32 v)
2234 {
2235         return (v & 0xfffffff) << 0;
2236 }
2237 static inline u32 gr_gpcs_setup_attrib_cb_base_addr_39_12_align_bits_v(void)
2238 {
2239         return 0x0000000c;
2240 }
2241 static inline u32 gr_gpcs_setup_attrib_cb_base_valid_true_f(void)
2242 {
2243         return 0x80000000;
2244 }
2245 static inline u32 gr_crstr_gpc_map0_r(void)
2246 {
2247         return 0x00418b08;
2248 }
2249 static inline u32 gr_crstr_gpc_map0_tile0_f(u32 v)
2250 {
2251         return (v & 0x7) << 0;
2252 }
2253 static inline u32 gr_crstr_gpc_map0_tile1_f(u32 v)
2254 {
2255         return (v & 0x7) << 5;
2256 }
2257 static inline u32 gr_crstr_gpc_map0_tile2_f(u32 v)
2258 {
2259         return (v & 0x7) << 10;
2260 }
2261 static inline u32 gr_crstr_gpc_map0_tile3_f(u32 v)
2262 {
2263         return (v & 0x7) << 15;
2264 }
2265 static inline u32 gr_crstr_gpc_map0_tile4_f(u32 v)
2266 {
2267         return (v & 0x7) << 20;
2268 }
2269 static inline u32 gr_crstr_gpc_map0_tile5_f(u32 v)
2270 {
2271         return (v & 0x7) << 25;
2272 }
2273 static inline u32 gr_crstr_gpc_map1_r(void)
2274 {
2275         return 0x00418b0c;
2276 }
2277 static inline u32 gr_crstr_gpc_map1_tile6_f(u32 v)
2278 {
2279         return (v & 0x7) << 0;
2280 }
2281 static inline u32 gr_crstr_gpc_map1_tile7_f(u32 v)
2282 {
2283         return (v & 0x7) << 5;
2284 }
2285 static inline u32 gr_crstr_gpc_map1_tile8_f(u32 v)
2286 {
2287         return (v & 0x7) << 10;
2288 }
2289 static inline u32 gr_crstr_gpc_map1_tile9_f(u32 v)
2290 {
2291         return (v & 0x7) << 15;
2292 }
2293 static inline u32 gr_crstr_gpc_map1_tile10_f(u32 v)
2294 {
2295         return (v & 0x7) << 20;
2296 }
2297 static inline u32 gr_crstr_gpc_map1_tile11_f(u32 v)
2298 {
2299         return (v & 0x7) << 25;
2300 }
2301 static inline u32 gr_crstr_gpc_map2_r(void)
2302 {
2303         return 0x00418b10;
2304 }
2305 static inline u32 gr_crstr_gpc_map2_tile12_f(u32 v)
2306 {
2307         return (v & 0x7) << 0;
2308 }
2309 static inline u32 gr_crstr_gpc_map2_tile13_f(u32 v)
2310 {
2311         return (v & 0x7) << 5;
2312 }
2313 static inline u32 gr_crstr_gpc_map2_tile14_f(u32 v)
2314 {
2315         return (v & 0x7) << 10;
2316 }
2317 static inline u32 gr_crstr_gpc_map2_tile15_f(u32 v)
2318 {
2319         return (v & 0x7) << 15;
2320 }
2321 static inline u32 gr_crstr_gpc_map2_tile16_f(u32 v)
2322 {
2323         return (v & 0x7) << 20;
2324 }
2325 static inline u32 gr_crstr_gpc_map2_tile17_f(u32 v)
2326 {
2327         return (v & 0x7) << 25;
2328 }
2329 static inline u32 gr_crstr_gpc_map3_r(void)
2330 {
2331         return 0x00418b14;
2332 }
2333 static inline u32 gr_crstr_gpc_map3_tile18_f(u32 v)
2334 {
2335         return (v & 0x7) << 0;
2336 }
2337 static inline u32 gr_crstr_gpc_map3_tile19_f(u32 v)
2338 {
2339         return (v & 0x7) << 5;
2340 }
2341 static inline u32 gr_crstr_gpc_map3_tile20_f(u32 v)
2342 {
2343         return (v & 0x7) << 10;
2344 }
2345 static inline u32 gr_crstr_gpc_map3_tile21_f(u32 v)
2346 {
2347         return (v & 0x7) << 15;
2348 }
2349 static inline u32 gr_crstr_gpc_map3_tile22_f(u32 v)
2350 {
2351         return (v & 0x7) << 20;
2352 }
2353 static inline u32 gr_crstr_gpc_map3_tile23_f(u32 v)
2354 {
2355         return (v & 0x7) << 25;
2356 }
2357 static inline u32 gr_crstr_gpc_map4_r(void)
2358 {
2359         return 0x00418b18;
2360 }
2361 static inline u32 gr_crstr_gpc_map4_tile24_f(u32 v)
2362 {
2363         return (v & 0x7) << 0;
2364 }
2365 static inline u32 gr_crstr_gpc_map4_tile25_f(u32 v)
2366 {
2367         return (v & 0x7) << 5;
2368 }
2369 static inline u32 gr_crstr_gpc_map4_tile26_f(u32 v)
2370 {
2371         return (v & 0x7) << 10;
2372 }
2373 static inline u32 gr_crstr_gpc_map4_tile27_f(u32 v)
2374 {
2375         return (v & 0x7) << 15;
2376 }
2377 static inline u32 gr_crstr_gpc_map4_tile28_f(u32 v)
2378 {
2379         return (v & 0x7) << 20;
2380 }
2381 static inline u32 gr_crstr_gpc_map4_tile29_f(u32 v)
2382 {
2383         return (v & 0x7) << 25;
2384 }
2385 static inline u32 gr_crstr_gpc_map5_r(void)
2386 {
2387         return 0x00418b1c;
2388 }
2389 static inline u32 gr_crstr_gpc_map5_tile30_f(u32 v)
2390 {
2391         return (v & 0x7) << 0;
2392 }
2393 static inline u32 gr_crstr_gpc_map5_tile31_f(u32 v)
2394 {
2395         return (v & 0x7) << 5;
2396 }
2397 static inline u32 gr_crstr_gpc_map5_tile32_f(u32 v)
2398 {
2399         return (v & 0x7) << 10;
2400 }
2401 static inline u32 gr_crstr_gpc_map5_tile33_f(u32 v)
2402 {
2403         return (v & 0x7) << 15;
2404 }
2405 static inline u32 gr_crstr_gpc_map5_tile34_f(u32 v)
2406 {
2407         return (v & 0x7) << 20;
2408 }
2409 static inline u32 gr_crstr_gpc_map5_tile35_f(u32 v)
2410 {
2411         return (v & 0x7) << 25;
2412 }
2413 static inline u32 gr_crstr_map_table_cfg_r(void)
2414 {
2415         return 0x00418bb8;
2416 }
2417 static inline u32 gr_crstr_map_table_cfg_row_offset_f(u32 v)
2418 {
2419         return (v & 0xff) << 0;
2420 }
2421 static inline u32 gr_crstr_map_table_cfg_num_entries_f(u32 v)
2422 {
2423         return (v & 0xff) << 8;
2424 }
2425 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_r(void)
2426 {
2427         return 0x00418980;
2428 }
2429 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_0_f(u32 v)
2430 {
2431         return (v & 0x7) << 0;
2432 }
2433 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_1_f(u32 v)
2434 {
2435         return (v & 0x7) << 4;
2436 }
2437 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_2_f(u32 v)
2438 {
2439         return (v & 0x7) << 8;
2440 }
2441 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_3_f(u32 v)
2442 {
2443         return (v & 0x7) << 12;
2444 }
2445 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_4_f(u32 v)
2446 {
2447         return (v & 0x7) << 16;
2448 }
2449 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_5_f(u32 v)
2450 {
2451         return (v & 0x7) << 20;
2452 }
2453 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_6_f(u32 v)
2454 {
2455         return (v & 0x7) << 24;
2456 }
2457 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map0_tile_7_f(u32 v)
2458 {
2459         return (v & 0x7) << 28;
2460 }
2461 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_r(void)
2462 {
2463         return 0x00418984;
2464 }
2465 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_8_f(u32 v)
2466 {
2467         return (v & 0x7) << 0;
2468 }
2469 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_9_f(u32 v)
2470 {
2471         return (v & 0x7) << 4;
2472 }
2473 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_10_f(u32 v)
2474 {
2475         return (v & 0x7) << 8;
2476 }
2477 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_11_f(u32 v)
2478 {
2479         return (v & 0x7) << 12;
2480 }
2481 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_12_f(u32 v)
2482 {
2483         return (v & 0x7) << 16;
2484 }
2485 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_13_f(u32 v)
2486 {
2487         return (v & 0x7) << 20;
2488 }
2489 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_14_f(u32 v)
2490 {
2491         return (v & 0x7) << 24;
2492 }
2493 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map1_tile_15_f(u32 v)
2494 {
2495         return (v & 0x7) << 28;
2496 }
2497 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_r(void)
2498 {
2499         return 0x00418988;
2500 }
2501 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_16_f(u32 v)
2502 {
2503         return (v & 0x7) << 0;
2504 }
2505 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_17_f(u32 v)
2506 {
2507         return (v & 0x7) << 4;
2508 }
2509 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_18_f(u32 v)
2510 {
2511         return (v & 0x7) << 8;
2512 }
2513 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_19_f(u32 v)
2514 {
2515         return (v & 0x7) << 12;
2516 }
2517 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_20_f(u32 v)
2518 {
2519         return (v & 0x7) << 16;
2520 }
2521 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_21_f(u32 v)
2522 {
2523         return (v & 0x7) << 20;
2524 }
2525 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_22_f(u32 v)
2526 {
2527         return (v & 0x7) << 24;
2528 }
2529 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_23_s(void)
2530 {
2531         return 3;
2532 }
2533 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_23_f(u32 v)
2534 {
2535         return (v & 0x7) << 28;
2536 }
2537 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_23_m(void)
2538 {
2539         return 0x7 << 28;
2540 }
2541 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map2_tile_23_v(u32 r)
2542 {
2543         return (r >> 28) & 0x7;
2544 }
2545 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_r(void)
2546 {
2547         return 0x0041898c;
2548 }
2549 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_24_f(u32 v)
2550 {
2551         return (v & 0x7) << 0;
2552 }
2553 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_25_f(u32 v)
2554 {
2555         return (v & 0x7) << 4;
2556 }
2557 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_26_f(u32 v)
2558 {
2559         return (v & 0x7) << 8;
2560 }
2561 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_27_f(u32 v)
2562 {
2563         return (v & 0x7) << 12;
2564 }
2565 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_28_f(u32 v)
2566 {
2567         return (v & 0x7) << 16;
2568 }
2569 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_29_f(u32 v)
2570 {
2571         return (v & 0x7) << 20;
2572 }
2573 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_30_f(u32 v)
2574 {
2575         return (v & 0x7) << 24;
2576 }
2577 static inline u32 gr_gpcs_zcull_sm_in_gpc_number_map3_tile_31_f(u32 v)
2578 {
2579         return (v & 0x7) << 28;
2580 }
2581 static inline u32 gr_gpcs_gpm_pd_cfg_r(void)
2582 {
2583         return 0x00418c6c;
2584 }
2585 static inline u32 gr_gpcs_gpm_pd_cfg_timeslice_mode_disable_f(void)
2586 {
2587         return 0x0;
2588 }
2589 static inline u32 gr_gpcs_gpm_pd_cfg_timeslice_mode_enable_f(void)
2590 {
2591         return 0x1;
2592 }
2593 static inline u32 gr_gpcs_gcc_pagepool_base_r(void)
2594 {
2595         return 0x00419004;
2596 }
2597 static inline u32 gr_gpcs_gcc_pagepool_base_addr_39_8_f(u32 v)
2598 {
2599         return (v & 0xffffffff) << 0;
2600 }
2601 static inline u32 gr_gpcs_gcc_pagepool_r(void)
2602 {
2603         return 0x00419008;
2604 }
2605 static inline u32 gr_gpcs_gcc_pagepool_total_pages_f(u32 v)
2606 {
2607         return (v & 0xff) << 0;
2608 }
2609 static inline u32 gr_gpcs_tpcs_pe_vaf_r(void)
2610 {
2611         return 0x0041980c;
2612 }
2613 static inline u32 gr_gpcs_tpcs_pe_vaf_fast_mode_switch_true_f(void)
2614 {
2615         return 0x10;
2616 }
2617 static inline u32 gr_gpcs_tpcs_pe_pin_cb_global_base_addr_r(void)
2618 {
2619         return 0x00419848;
2620 }
2621 static inline u32 gr_gpcs_tpcs_pe_pin_cb_global_base_addr_v_f(u32 v)
2622 {
2623         return (v & 0xfffffff) << 0;
2624 }
2625 static inline u32 gr_gpcs_tpcs_pe_pin_cb_global_base_addr_valid_f(u32 v)
2626 {
2627         return (v & 0x1) << 28;
2628 }
2629 static inline u32 gr_gpcs_tpcs_pe_pin_cb_global_base_addr_valid_true_f(void)
2630 {
2631         return 0x10000000;
2632 }
2633 static inline u32 gr_gpcs_tpcs_mpc_vtg_debug_r(void)
2634 {
2635         return 0x00419c00;
2636 }
2637 static inline u32 gr_gpcs_tpcs_mpc_vtg_debug_timeslice_mode_disabled_f(void)
2638 {
2639         return 0x0;
2640 }
2641 static inline u32 gr_gpcs_tpcs_mpc_vtg_debug_timeslice_mode_enabled_f(void)
2642 {
2643         return 0x8;
2644 }
2645 static inline u32 gr_gpcs_tpcs_mpc_vtg_cb_global_base_addr_r(void)
2646 {
2647         return 0x00419c2c;
2648 }
2649 static inline u32 gr_gpcs_tpcs_mpc_vtg_cb_global_base_addr_v_f(u32 v)
2650 {
2651         return (v & 0xfffffff) << 0;
2652 }
2653 static inline u32 gr_gpcs_tpcs_mpc_vtg_cb_global_base_addr_valid_f(u32 v)
2654 {
2655         return (v & 0x1) << 28;
2656 }
2657 static inline u32 gr_gpcs_tpcs_mpc_vtg_cb_global_base_addr_valid_true_f(void)
2658 {
2659         return 0x10000000;
2660 }
2661 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_r(void)
2662 {
2663         return 0x00419e44;
2664 }
2665 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_stack_error_report_f(void)
2666 {
2667         return 0x2;
2668 }
2669 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_api_stack_error_report_f(void)
2670 {
2671         return 0x4;
2672 }
2673 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_ret_empty_stack_error_report_f(void)
2674 {
2675         return 0x8;
2676 }
2677 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_pc_wrap_report_f(void)
2678 {
2679         return 0x10;
2680 }
2681 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_misaligned_pc_report_f(void)
2682 {
2683         return 0x20;
2684 }
2685 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_pc_overflow_report_f(void)
2686 {
2687         return 0x40;
2688 }
2689 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_misaligned_immc_addr_report_f(void)
2690 {
2691         return 0x80;
2692 }
2693 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_misaligned_reg_report_f(void)
2694 {
2695         return 0x100;
2696 }
2697 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_illegal_instr_encoding_report_f(void)
2698 {
2699         return 0x200;
2700 }
2701 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_illegal_sph_instr_combo_report_f(void)
2702 {
2703         return 0x400;
2704 }
2705 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_illegal_instr_param_report_f(void)
2706 {
2707         return 0x800;
2708 }
2709 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_invalid_const_addr_report_f(void)
2710 {
2711         return 0x1000;
2712 }
2713 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_oor_reg_report_f(void)
2714 {
2715         return 0x2000;
2716 }
2717 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_oor_addr_report_f(void)
2718 {
2719         return 0x4000;
2720 }
2721 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_misaligned_addr_report_f(void)
2722 {
2723         return 0x8000;
2724 }
2725 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_invalid_addr_space_report_f(void)
2726 {
2727         return 0x10000;
2728 }
2729 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_illegal_instr_param2_report_f(void)
2730 {
2731         return 0x20000;
2732 }
2733 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_invalid_const_addr_ldc_report_f(void)
2734 {
2735         return 0x40000;
2736 }
2737 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_mmu_fault_report_f(void)
2738 {
2739         return 0x800000;
2740 }
2741 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_stack_overflow_report_f(void)
2742 {
2743         return 0x400000;
2744 }
2745 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_geometry_sm_error_report_f(void)
2746 {
2747         return 0x80000;
2748 }
2749 static inline u32 gr_gpcs_tpcs_sm_hww_warp_esr_report_mask_divergent_report_f(void)
2750 {
2751         return 0x100000;
2752 }
2753 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_r(void)
2754 {
2755         return 0x00419e4c;
2756 }
2757 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_sm_to_sm_fault_report_f(void)
2758 {
2759         return 0x1;
2760 }
2761 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_l1_error_report_f(void)
2762 {
2763         return 0x2;
2764 }
2765 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_multiple_warp_errors_report_f(void)
2766 {
2767         return 0x4;
2768 }
2769 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_physical_stack_overflow_error_report_f(void)
2770 {
2771         return 0x8;
2772 }
2773 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_bpt_int_report_f(void)
2774 {
2775         return 0x10;
2776 }
2777 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_bpt_pause_report_f(void)
2778 {
2779         return 0x20;
2780 }
2781 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_report_mask_single_step_complete_report_f(void)
2782 {
2783         return 0x40;
2784 }
2785 static inline u32 gr_gpcs_tpcs_tpccs_tpc_exception_en_r(void)
2786 {
2787         return 0x00419d0c;
2788 }
2789 static inline u32 gr_gpcs_tpcs_tpccs_tpc_exception_en_sm_enabled_f(void)
2790 {
2791         return 0x2;
2792 }
2793 static inline u32 gr_gpc0_tpc0_tpccs_tpc_exception_en_r(void)
2794 {
2795         return 0x0050450c;
2796 }
2797 static inline u32 gr_gpc0_tpc0_tpccs_tpc_exception_en_sm_enabled_f(void)
2798 {
2799         return 0x2;
2800 }
2801 static inline u32 gr_gpcs_gpccs_gpc_exception_en_r(void)
2802 {
2803         return 0x0041ac94;
2804 }
2805 static inline u32 gr_gpcs_gpccs_gpc_exception_en_tpc_f(u32 v)
2806 {
2807         return (v & 0xff) << 16;
2808 }
2809 static inline u32 gr_gpc0_gpccs_gpc_exception_r(void)
2810 {
2811         return 0x00502c90;
2812 }
2813 static inline u32 gr_gpc0_gpccs_gpc_exception_tpc_v(u32 r)
2814 {
2815         return (r >> 16) & 0xff;
2816 }
2817 static inline u32 gr_gpc0_gpccs_gpc_exception_tpc_0_pending_v(void)
2818 {
2819         return 0x00000001;
2820 }
2821 static inline u32 gr_gpc0_tpc0_tpccs_tpc_exception_r(void)
2822 {
2823         return 0x00504508;
2824 }
2825 static inline u32 gr_gpc0_tpc0_tpccs_tpc_exception_sm_v(u32 r)
2826 {
2827         return (r >> 1) & 0x1;
2828 }
2829 static inline u32 gr_gpc0_tpc0_tpccs_tpc_exception_sm_pending_v(void)
2830 {
2831         return 0x00000001;
2832 }
2833 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_r(void)
2834 {
2835         return 0x00504610;
2836 }
2837 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_debugger_mode_v(u32 r)
2838 {
2839         return (r >> 0) & 0x1;
2840 }
2841 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_debugger_mode_on_v(void)
2842 {
2843         return 0x00000001;
2844 }
2845 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_stop_trigger_enable_f(void)
2846 {
2847         return 0x80000000;
2848 }
2849 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_stop_trigger_disable_f(void)
2850 {
2851         return 0x0;
2852 }
2853 static inline u32 gr_gpc0_tpc0_sm_dbgr_control0_run_trigger_task_f(void)
2854 {
2855         return 0x40000000;
2856 }
2857 static inline u32 gr_gpc0_tpc0_sm_dbgr_status0_r(void)
2858 {
2859         return 0x0050460c;
2860 }
2861 static inline u32 gr_gpc0_tpc0_sm_dbgr_status0_locked_down_v(u32 r)
2862 {
2863         return (r >> 4) & 0x1;
2864 }
2865 static inline u32 gr_gpc0_tpc0_sm_dbgr_status0_locked_down_true_v(void)
2866 {
2867         return 0x00000001;
2868 }
2869 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_r(void)
2870 {
2871         return 0x00419e50;
2872 }
2873 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_bpt_int_pending_f(void)
2874 {
2875         return 0x10;
2876 }
2877 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_bpt_pause_pending_f(void)
2878 {
2879         return 0x20;
2880 }
2881 static inline u32 gr_gpcs_tpcs_sm_hww_global_esr_single_step_complete_pending_f(void)
2882 {
2883         return 0x40;
2884 }
2885 static inline u32 gr_gpc0_tpc0_sm_hww_global_esr_r(void)
2886 {
2887         return 0x00504650;
2888 }
2889 static inline u32 gr_gpc0_tpc0_sm_hww_global_esr_bpt_int_pending_f(void)
2890 {
2891         return 0x10;
2892 }
2893 static inline u32 gr_gpc0_tpc0_sm_hww_global_esr_bpt_pause_pending_f(void)
2894 {
2895         return 0x20;
2896 }
2897 static inline u32 gr_gpc0_tpc0_sm_hww_global_esr_single_step_complete_pending_f(void)
2898 {
2899         return 0x40;
2900 }
2901 static inline u32 gr_gpc0_tpc0_sm_hww_warp_esr_r(void)
2902 {
2903         return 0x00504648;
2904 }
2905 static inline u32 gr_gpc0_tpc0_sm_hww_warp_esr_error_v(u32 r)
2906 {
2907         return (r >> 0) & 0xffff;
2908 }
2909 static inline u32 gr_gpc0_tpc0_sm_hww_warp_esr_error_none_v(void)
2910 {
2911         return 0x00000000;
2912 }
2913 static inline u32 gr_gpc0_tpc0_sm_hww_warp_esr_error_none_f(void)
2914 {
2915         return 0x0;
2916 }
2917 static inline u32 gr_gpc0_tpc0_sm_halfctl_ctrl_r(void)
2918 {
2919         return 0x00504770;
2920 }
2921 static inline u32 gr_gpcs_tpcs_sm_halfctl_ctrl_r(void)
2922 {
2923         return 0x00419f70;
2924 }
2925 static inline u32 gr_gpcs_tpcs_sm_halfctl_ctrl_sctl_read_quad_ctl_m(void)
2926 {
2927         return 0x1 << 4;
2928 }
2929 static inline u32 gr_gpcs_tpcs_sm_halfctl_ctrl_sctl_read_quad_ctl_f(u32 v)
2930 {
2931         return (v & 0x1) << 4;
2932 }
2933 static inline u32 gr_gpc0_tpc0_sm_debug_sfe_control_r(void)
2934 {
2935         return 0x0050477c;
2936 }
2937 static inline u32 gr_gpcs_tpcs_sm_debug_sfe_control_r(void)
2938 {
2939         return 0x00419f7c;
2940 }
2941 static inline u32 gr_gpcs_tpcs_sm_debug_sfe_control_read_half_ctl_m(void)
2942 {
2943         return 0x1 << 0;
2944 }
2945 static inline u32 gr_gpcs_tpcs_sm_debug_sfe_control_read_half_ctl_f(u32 v)
2946 {
2947         return (v & 0x1) << 0;
2948 }
2949 static inline u32 gr_gpcs_tpcs_pes_vsc_vpc_r(void)
2950 {
2951         return 0x0041be08;
2952 }
2953 static inline u32 gr_gpcs_tpcs_pes_vsc_vpc_fast_mode_switch_true_f(void)
2954 {
2955         return 0x4;
2956 }
2957 static inline u32 gr_ppcs_wwdx_map_gpc_map0_r(void)
2958 {
2959         return 0x0041bf00;
2960 }
2961 static inline u32 gr_ppcs_wwdx_map_gpc_map1_r(void)
2962 {
2963         return 0x0041bf04;
2964 }
2965 static inline u32 gr_ppcs_wwdx_map_gpc_map2_r(void)
2966 {
2967         return 0x0041bf08;
2968 }
2969 static inline u32 gr_ppcs_wwdx_map_gpc_map3_r(void)
2970 {
2971         return 0x0041bf0c;
2972 }
2973 static inline u32 gr_ppcs_wwdx_map_gpc_map4_r(void)
2974 {
2975         return 0x0041bf10;
2976 }
2977 static inline u32 gr_ppcs_wwdx_map_gpc_map5_r(void)
2978 {
2979         return 0x0041bf14;
2980 }
2981 static inline u32 gr_ppcs_wwdx_map_table_cfg_r(void)
2982 {
2983         return 0x0041bfd0;
2984 }
2985 static inline u32 gr_ppcs_wwdx_map_table_cfg_row_offset_f(u32 v)
2986 {
2987         return (v & 0xff) << 0;
2988 }
2989 static inline u32 gr_ppcs_wwdx_map_table_cfg_num_entries_f(u32 v)
2990 {
2991         return (v & 0xff) << 8;
2992 }
2993 static inline u32 gr_ppcs_wwdx_map_table_cfg_normalized_num_entries_f(u32 v)
2994 {
2995         return (v & 0x1f) << 16;
2996 }
2997 static inline u32 gr_ppcs_wwdx_map_table_cfg_normalized_shift_value_f(u32 v)
2998 {
2999         return (v & 0x7) << 21;
3000 }
3001 static inline u32 gr_ppcs_wwdx_map_table_cfg_coeff5_mod_value_f(u32 v)
3002 {
3003         return (v & 0x1f) << 24;
3004 }
3005 static inline u32 gr_gpcs_ppcs_wwdx_sm_num_rcp_r(void)
3006 {
3007         return 0x0041bfd4;
3008 }
3009 static inline u32 gr_gpcs_ppcs_wwdx_sm_num_rcp_conservative_f(u32 v)
3010 {
3011         return (v & 0xffffff) << 0;
3012 }
3013 static inline u32 gr_ppcs_wwdx_map_table_cfg2_r(void)
3014 {
3015         return 0x0041bfe4;
3016 }
3017 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff6_mod_value_f(u32 v)
3018 {
3019         return (v & 0x1f) << 0;
3020 }
3021 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff7_mod_value_f(u32 v)
3022 {
3023         return (v & 0x1f) << 5;
3024 }
3025 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff8_mod_value_f(u32 v)
3026 {
3027         return (v & 0x1f) << 10;
3028 }
3029 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff9_mod_value_f(u32 v)
3030 {
3031         return (v & 0x1f) << 15;
3032 }
3033 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff10_mod_value_f(u32 v)
3034 {
3035         return (v & 0x1f) << 20;
3036 }
3037 static inline u32 gr_ppcs_wwdx_map_table_cfg2_coeff11_mod_value_f(u32 v)
3038 {
3039         return (v & 0x1f) << 25;
3040 }
3041 static inline u32 gr_bes_zrop_settings_r(void)
3042 {
3043         return 0x00408850;
3044 }
3045 static inline u32 gr_bes_zrop_settings_num_active_ltcs_f(u32 v)
3046 {
3047         return (v & 0xf) << 0;
3048 }
3049 static inline u32 gr_be0_crop_debug3_r(void)
3050 {
3051         return 0x00410108;
3052 }
3053 static inline u32 gr_bes_crop_debug3_r(void)
3054 {
3055         return 0x00408908;
3056 }
3057 static inline u32 gr_bes_crop_debug3_comp_vdc_4to2_disable_m(void)
3058 {
3059         return 0x1 << 31;
3060 }
3061 static inline u32 gr_bes_crop_settings_r(void)
3062 {
3063         return 0x00408958;
3064 }
3065 static inline u32 gr_bes_crop_settings_num_active_ltcs_f(u32 v)
3066 {
3067         return (v & 0xf) << 0;
3068 }
3069 static inline u32 gr_zcull_bytes_per_aliquot_per_gpu_v(void)
3070 {
3071         return 0x00000020;
3072 }
3073 static inline u32 gr_zcull_save_restore_header_bytes_per_gpc_v(void)
3074 {
3075         return 0x00000020;
3076 }
3077 static inline u32 gr_zcull_save_restore_subregion_header_bytes_per_gpc_v(void)
3078 {
3079         return 0x000000c0;
3080 }
3081 static inline u32 gr_zcull_subregion_qty_v(void)
3082 {
3083         return 0x00000010;
3084 }
3085 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control_sel0_r(void)
3086 {
3087         return 0x00504604;
3088 }
3089 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control_sel1_r(void)
3090 {
3091         return 0x00504608;
3092 }
3093 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control0_r(void)
3094 {
3095         return 0x0050465c;
3096 }
3097 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control1_r(void)
3098 {
3099         return 0x00504660;
3100 }
3101 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control2_r(void)
3102 {
3103         return 0x00504664;
3104 }
3105 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control3_r(void)
3106 {
3107         return 0x00504668;
3108 }
3109 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control4_r(void)
3110 {
3111         return 0x0050466c;
3112 }
3113 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_control5_r(void)
3114 {
3115         return 0x00504658;
3116 }
3117 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter0_control_r(void)
3118 {
3119         return 0x00504730;
3120 }
3121 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter1_control_r(void)
3122 {
3123         return 0x00504734;
3124 }
3125 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter2_control_r(void)
3126 {
3127         return 0x00504738;
3128 }
3129 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter3_control_r(void)
3130 {
3131         return 0x0050473c;
3132 }
3133 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter4_control_r(void)
3134 {
3135         return 0x00504740;
3136 }
3137 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter5_control_r(void)
3138 {
3139         return 0x00504744;
3140 }
3141 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter6_control_r(void)
3142 {
3143         return 0x00504748;
3144 }
3145 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter7_control_r(void)
3146 {
3147         return 0x0050474c;
3148 }
3149 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_status_s1_r(void)
3150 {
3151         return 0x00504678;
3152 }
3153 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter_status1_r(void)
3154 {
3155         return 0x00504694;
3156 }
3157 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter0_s0_r(void)
3158 {
3159         return 0x005046f0;
3160 }
3161 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter0_s1_r(void)
3162 {
3163         return 0x00504700;
3164 }
3165 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter1_s0_r(void)
3166 {
3167         return 0x005046f4;
3168 }
3169 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter1_s1_r(void)
3170 {
3171         return 0x00504704;
3172 }
3173 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter2_s0_r(void)
3174 {
3175         return 0x005046f8;
3176 }
3177 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter2_s1_r(void)
3178 {
3179         return 0x00504708;
3180 }
3181 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter3_s0_r(void)
3182 {
3183         return 0x005046fc;
3184 }
3185 static inline u32 gr_pri_gpc0_tpc0_sm_dsm_perf_counter3_s1_r(void)
3186 {
3187         return 0x0050470c;
3188 }
3189 static inline u32 gr_fe_pwr_mode_r(void)
3190 {
3191         return 0x00404170;
3192 }
3193 static inline u32 gr_fe_pwr_mode_mode_auto_f(void)
3194 {
3195         return 0x0;
3196 }
3197 static inline u32 gr_fe_pwr_mode_mode_force_on_f(void)
3198 {
3199         return 0x2;
3200 }
3201 static inline u32 gr_fe_pwr_mode_req_v(u32 r)
3202 {
3203         return (r >> 4) & 0x1;
3204 }
3205 static inline u32 gr_fe_pwr_mode_req_send_f(void)
3206 {
3207         return 0x10;
3208 }
3209 static inline u32 gr_fe_pwr_mode_req_done_v(void)
3210 {
3211         return 0x00000000;
3212 }
3213 static inline u32 gr_gpcs_pri_mmu_ctrl_r(void)
3214 {
3215         return 0x00418880;
3216 }
3217 static inline u32 gr_gpcs_pri_mmu_ctrl_vm_pg_size_m(void)
3218 {
3219         return 0x1 << 0;
3220 }
3221 static inline u32 gr_gpcs_pri_mmu_ctrl_use_pdb_big_page_size_m(void)
3222 {
3223         return 0x1 << 11;
3224 }
3225 static inline u32 gr_gpcs_pri_mmu_ctrl_vol_fault_m(void)
3226 {
3227         return 0x1 << 1;
3228 }
3229 static inline u32 gr_gpcs_pri_mmu_ctrl_comp_fault_m(void)
3230 {
3231         return 0x1 << 2;
3232 }
3233 static inline u32 gr_gpcs_pri_mmu_ctrl_miss_gran_m(void)
3234 {
3235         return 0x3 << 3;
3236 }
3237 static inline u32 gr_gpcs_pri_mmu_ctrl_cache_mode_m(void)
3238 {
3239         return 0x3 << 5;
3240 }
3241 static inline u32 gr_gpcs_pri_mmu_ctrl_mmu_aperture_m(void)
3242 {
3243         return 0x3 << 28;
3244 }
3245 static inline u32 gr_gpcs_pri_mmu_ctrl_mmu_vol_m(void)
3246 {
3247         return 0x1 << 30;
3248 }
3249 static inline u32 gr_gpcs_pri_mmu_ctrl_mmu_disable_m(void)
3250 {
3251         return 0x1 << 31;
3252 }
3253 static inline u32 gr_gpcs_pri_mmu_pm_unit_mask_r(void)
3254 {
3255         return 0x00418890;
3256 }
3257 static inline u32 gr_gpcs_pri_mmu_pm_req_mask_r(void)
3258 {
3259         return 0x00418894;
3260 }
3261 static inline u32 gr_gpcs_pri_mmu_debug_ctrl_r(void)
3262 {
3263         return 0x004188b0;
3264 }
3265 static inline u32 gr_gpcs_pri_mmu_debug_ctrl_debug_v(u32 r)
3266 {
3267         return (r >> 16) & 0x1;
3268 }
3269 static inline u32 gr_gpcs_pri_mmu_debug_ctrl_debug_enabled_v(void)
3270 {
3271         return 0x00000001;
3272 }
3273 static inline u32 gr_gpcs_pri_mmu_debug_wr_r(void)
3274 {
3275         return 0x004188b4;
3276 }
3277 static inline u32 gr_gpcs_pri_mmu_debug_rd_r(void)
3278 {
3279         return 0x004188b8;
3280 }
3281 static inline u32 gr_gpcs_mmu_num_active_ltcs_r(void)
3282 {
3283         return 0x004188ac;
3284 }
3285 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_r(void)
3286 {
3287         return 0x00419e10;
3288 }
3289 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_debugger_mode_f(u32 v)
3290 {
3291         return (v & 0x1) << 0;
3292 }
3293 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_debugger_mode_on_v(void)
3294 {
3295         return 0x00000001;
3296 }
3297 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_stop_trigger_m(void)
3298 {
3299         return 0x1 << 31;
3300 }
3301 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_stop_trigger_v(u32 r)
3302 {
3303         return (r >> 31) & 0x1;
3304 }
3305 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_stop_trigger_enable_f(void)
3306 {
3307         return 0x80000000;
3308 }
3309 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_stop_trigger_disable_f(void)
3310 {
3311         return 0x0;
3312 }
3313 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_run_trigger_m(void)
3314 {
3315         return 0x1 << 30;
3316 }
3317 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_run_trigger_v(u32 r)
3318 {
3319         return (r >> 30) & 0x1;
3320 }
3321 static inline u32 gr_gpcs_tpcs_sm_dbgr_control0_run_trigger_task_f(void)
3322 {
3323         return 0x40000000;
3324 }
3325 #endif