gpio: tegra: add tegra_is_gpio
[linux-3.10.git] / drivers / gpio / gpio-tegra.c
1 /*
2  * arch/arm/mach-tegra/gpio.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Erik Gilling <konkers@google.com>
8  *
9  * Copyright (c) 2011-2012, NVIDIA CORPORATION.  All rights reserved.
10  *
11  * This software is licensed under the terms of the GNU General Public
12  * License version 2, as published by the Free Software Foundation, and
13  * may be copied, distributed, and modified under those terms.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  */
21
22 #include <linux/err.h>
23 #include <linux/init.h>
24 #include <linux/irq.h>
25 #include <linux/interrupt.h>
26 #include <linux/io.h>
27 #include <linux/gpio.h>
28 #include <linux/of_device.h>
29 #include <linux/platform_device.h>
30 #include <linux/module.h>
31 #include <linux/delay.h>
32 #include <linux/irqdomain.h>
33 #include <linux/irqchip/chained_irq.h>
34 #include <linux/pinctrl/consumer.h>
35 #include <linux/pm.h>
36
37 #include <mach/legacy_irq.h>
38
39 #include "../../arch/arm/mach-tegra/pm-irq.h"
40
41 #define GPIO_BANK(x)            ((x) >> 5)
42 #define GPIO_PORT(x)            (((x) >> 3) & 0x3)
43 #define GPIO_BIT(x)             ((x) & 0x7)
44
45 #define GPIO_REG(x)             (GPIO_BANK(x) * tegra_gpio_bank_stride + \
46                                         GPIO_PORT(x) * 4)
47
48 #define GPIO_CNF(x)             (GPIO_REG(x) + 0x00)
49 #define GPIO_OE(x)              (GPIO_REG(x) + 0x10)
50 #define GPIO_OUT(x)             (GPIO_REG(x) + 0X20)
51 #define GPIO_IN(x)              (GPIO_REG(x) + 0x30)
52 #define GPIO_INT_STA(x)         (GPIO_REG(x) + 0x40)
53 #define GPIO_INT_ENB(x)         (GPIO_REG(x) + 0x50)
54 #define GPIO_INT_LVL(x)         (GPIO_REG(x) + 0x60)
55 #define GPIO_INT_CLR(x)         (GPIO_REG(x) + 0x70)
56
57 #define GPIO_MSK_CNF(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0x00)
58 #define GPIO_MSK_OE(x)          (GPIO_REG(x) + tegra_gpio_upper_offset + 0x10)
59 #define GPIO_MSK_OUT(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0X20)
60 #define GPIO_MSK_INT_STA(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x40)
61 #define GPIO_MSK_INT_ENB(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x50)
62 #define GPIO_MSK_INT_LVL(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x60)
63
64 #define GPIO_INT_LVL_MASK               0x010101
65 #define GPIO_INT_LVL_EDGE_RISING        0x000101
66 #define GPIO_INT_LVL_EDGE_FALLING       0x000100
67 #define GPIO_INT_LVL_EDGE_BOTH          0x010100
68 #define GPIO_INT_LVL_LEVEL_HIGH         0x000001
69 #define GPIO_INT_LVL_LEVEL_LOW          0x000000
70
71 struct tegra_gpio_bank {
72         int bank;
73         int irq;
74         spinlock_t lvl_lock[4];
75 #ifdef CONFIG_PM_SLEEP
76         u32 cnf[4];
77         u32 out[4];
78         u32 oe[4];
79         u32 int_enb[4];
80         u32 int_lvl[4];
81         u32 wake_enb[4];
82 #endif
83 };
84
85 static struct irq_domain *irq_domain;
86 static void __iomem *regs;
87
88 static u32 tegra_gpio_bank_count;
89 static u32 tegra_gpio_bank_stride;
90 static u32 tegra_gpio_upper_offset;
91 static struct tegra_gpio_bank *tegra_gpio_banks;
92
93 static inline void tegra_gpio_writel(u32 val, u32 reg)
94 {
95         __raw_writel(val, regs + reg);
96 }
97
98 static inline u32 tegra_gpio_readl(u32 reg)
99 {
100         return __raw_readl(regs + reg);
101 }
102
103 static int tegra_gpio_compose(int bank, int port, int bit)
104 {
105         return (bank << 5) | ((port & 0x3) << 3) | (bit & 0x7);
106 }
107
108 static void tegra_gpio_mask_write(u32 reg, int gpio, int value)
109 {
110         u32 val;
111
112         val = 0x100 << GPIO_BIT(gpio);
113         if (value)
114                 val |= 1 << GPIO_BIT(gpio);
115         tegra_gpio_writel(val, reg);
116 }
117
118 int tegra_gpio_get_bank_int_nr(int gpio)
119 {
120         int bank;
121         int irq;
122         bank = gpio >> 5;
123         irq = tegra_gpio_banks[bank].irq;
124         return irq;
125 }
126
127 static void tegra_gpio_enable(int gpio)
128 {
129         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
130 }
131
132 int tegra_is_gpio(int gpio)
133 {
134         if (gpio >= TEGRA_NR_GPIOS) {
135                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
136                 return 0;
137         }
138         return (tegra_gpio_readl(GPIO_CNF(gpio)) >> GPIO_BIT(gpio)) & 0x1;
139 }
140 EXPORT_SYMBOL(tegra_is_gpio);
141
142
143 static void tegra_gpio_disable(int gpio)
144 {
145         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 0);
146 }
147
148 void tegra_gpio_init_configure(unsigned gpio, bool is_input, int value)
149 {
150         if (is_input) {
151                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
152         } else {
153                 tegra_gpio_mask_write(GPIO_MSK_OUT(gpio), gpio, value);
154                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 1);
155         }
156         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
157 }
158
159 static int tegra_gpio_request(struct gpio_chip *chip, unsigned offset)
160 {
161         return pinctrl_request_gpio(offset);
162 }
163
164 static void tegra_gpio_free(struct gpio_chip *chip, unsigned offset)
165 {
166         pinctrl_free_gpio(offset);
167         tegra_gpio_disable(offset);
168 }
169
170 static void tegra_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
171 {
172         tegra_gpio_mask_write(GPIO_MSK_OUT(offset), offset, value);
173 }
174
175 static int tegra_gpio_get(struct gpio_chip *chip, unsigned offset)
176 {
177         /* If gpio is in output mode then read from the out value */
178         if ((tegra_gpio_readl(GPIO_OE(offset)) >> GPIO_BIT(offset)) & 1)
179                 return (tegra_gpio_readl(GPIO_OUT(offset)) >>
180                                 GPIO_BIT(offset)) & 0x1;
181
182         return (tegra_gpio_readl(GPIO_IN(offset)) >> GPIO_BIT(offset)) & 0x1;
183 }
184
185 static int tegra_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
186 {
187         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 0);
188         tegra_gpio_enable(offset);
189         return 0;
190 }
191
192 static int tegra_gpio_direction_output(struct gpio_chip *chip, unsigned offset,
193                                         int value)
194 {
195         tegra_gpio_set(chip, offset, value);
196         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 1);
197         tegra_gpio_enable(offset);
198         return 0;
199 }
200
201 static int tegra_gpio_set_debounce(struct gpio_chip *chip, unsigned offset,
202                                 unsigned debounce)
203 {
204         return -ENOSYS;
205 }
206
207 static int tegra_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
208 {
209         return irq_find_mapping(irq_domain, offset);
210 }
211
212 static struct gpio_chip tegra_gpio_chip = {
213         .label                  = "tegra-gpio",
214         .request                = tegra_gpio_request,
215         .free                   = tegra_gpio_free,
216         .direction_input        = tegra_gpio_direction_input,
217         .get                    = tegra_gpio_get,
218         .direction_output       = tegra_gpio_direction_output,
219         .set                    = tegra_gpio_set,
220         .set_debounce           = tegra_gpio_set_debounce,
221         .to_irq                 = tegra_gpio_to_irq,
222         .base                   = 0,
223 };
224
225 static void tegra_gpio_irq_ack(struct irq_data *d)
226 {
227         int gpio = d->hwirq;
228
229         tegra_gpio_writel(1 << GPIO_BIT(gpio), GPIO_INT_CLR(gpio));
230
231 #ifdef CONFIG_TEGRA_FPGA_PLATFORM
232         /* FPGA platforms have a serializer between the GPIO
233            block and interrupt controller. Allow time for
234            clearing of the GPIO interrupt to propagate to the
235            interrupt controller before re-enabling the IRQ
236            to prevent double interrupts. */
237         udelay(15);
238 #endif
239 }
240
241 static void tegra_gpio_irq_mask(struct irq_data *d)
242 {
243         int gpio = d->hwirq;
244
245         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 0);
246 }
247
248 static void tegra_gpio_irq_unmask(struct irq_data *d)
249 {
250         int gpio = d->hwirq;
251
252         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 1);
253 }
254
255 static int tegra_gpio_irq_set_type(struct irq_data *d, unsigned int type)
256 {
257         int gpio = d->hwirq;
258         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
259         int port = GPIO_PORT(gpio);
260         int lvl_type;
261         int val;
262         unsigned long flags;
263         int wake = tegra_gpio_to_wake(d->hwirq);
264
265         switch (type & IRQ_TYPE_SENSE_MASK) {
266         case IRQ_TYPE_EDGE_RISING:
267                 lvl_type = GPIO_INT_LVL_EDGE_RISING;
268                 break;
269
270         case IRQ_TYPE_EDGE_FALLING:
271                 lvl_type = GPIO_INT_LVL_EDGE_FALLING;
272                 break;
273
274         case IRQ_TYPE_EDGE_BOTH:
275                 lvl_type = GPIO_INT_LVL_EDGE_BOTH;
276                 break;
277
278         case IRQ_TYPE_LEVEL_HIGH:
279                 lvl_type = GPIO_INT_LVL_LEVEL_HIGH;
280                 break;
281
282         case IRQ_TYPE_LEVEL_LOW:
283                 lvl_type = GPIO_INT_LVL_LEVEL_LOW;
284                 break;
285
286         default:
287                 return -EINVAL;
288         }
289
290         spin_lock_irqsave(&bank->lvl_lock[port], flags);
291
292         val = tegra_gpio_readl(GPIO_INT_LVL(gpio));
293         val &= ~(GPIO_INT_LVL_MASK << GPIO_BIT(gpio));
294         val |= lvl_type << GPIO_BIT(gpio);
295         tegra_gpio_writel(val, GPIO_INT_LVL(gpio));
296
297         spin_unlock_irqrestore(&bank->lvl_lock[port], flags);
298
299         tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
300         tegra_gpio_enable(gpio);
301
302         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
303                 __irq_set_handler_locked(d->irq, handle_level_irq);
304         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
305                 __irq_set_handler_locked(d->irq, handle_edge_irq);
306
307         tegra_pm_irq_set_wake_type(wake, type);
308
309         return 0;
310 }
311
312 static void tegra_gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
313 {
314         struct tegra_gpio_bank *bank;
315         int port;
316         int pin;
317         struct irq_chip *chip = irq_desc_get_chip(desc);
318
319         chained_irq_enter(chip, desc);
320
321         bank = irq_get_handler_data(irq);
322
323         for (port = 0; port < 4; port++) {
324                 int gpio = tegra_gpio_compose(bank->bank, port, 0);
325                 unsigned long sta = tegra_gpio_readl(GPIO_INT_STA(gpio)) &
326                         tegra_gpio_readl(GPIO_INT_ENB(gpio));
327
328                 for_each_set_bit(pin, &sta, 8)
329                         generic_handle_irq(gpio_to_irq(gpio + pin));
330         }
331
332         chained_irq_exit(chip, desc);
333
334 }
335
336 #ifdef CONFIG_PM_SLEEP
337 static int tegra_gpio_resume(struct device *dev)
338 {
339         unsigned long flags;
340         int b;
341         int p;
342
343         local_irq_save(flags);
344
345         for (b = 0; b < tegra_gpio_bank_count; b++) {
346                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
347
348                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
349                         unsigned int gpio = (b<<5) | (p<<3);
350                         tegra_gpio_writel(bank->cnf[p], GPIO_CNF(gpio));
351                         tegra_gpio_writel(bank->out[p], GPIO_OUT(gpio));
352                         tegra_gpio_writel(bank->oe[p], GPIO_OE(gpio));
353                         tegra_gpio_writel(bank->int_lvl[p], GPIO_INT_LVL(gpio));
354                         tegra_gpio_writel(bank->int_enb[p], GPIO_INT_ENB(gpio));
355                 }
356         }
357
358         local_irq_restore(flags);
359         return 0;
360 }
361
362 static int tegra_gpio_suspend(struct device *dev)
363 {
364         unsigned long flags;
365         int b;
366         int p;
367
368         local_irq_save(flags);
369         for (b = 0; b < tegra_gpio_bank_count; b++) {
370                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
371
372                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
373                         unsigned int gpio = (b<<5) | (p<<3);
374                         bank->cnf[p] = tegra_gpio_readl(GPIO_CNF(gpio));
375                         bank->out[p] = tegra_gpio_readl(GPIO_OUT(gpio));
376                         bank->oe[p] = tegra_gpio_readl(GPIO_OE(gpio));
377                         bank->int_enb[p] = tegra_gpio_readl(GPIO_INT_ENB(gpio));
378                         bank->int_lvl[p] = tegra_gpio_readl(GPIO_INT_LVL(gpio));
379
380                         /* disable gpio interrupts that are not wake sources */
381                         tegra_gpio_writel(bank->wake_enb[p], GPIO_INT_ENB(gpio));
382                 }
383         }
384         local_irq_restore(flags);
385         return 0;
386 }
387
388 static int tegra_update_lp1_gpio_wake(struct irq_data *d, bool enable)
389 {
390 #ifdef CONFIG_PM_SLEEP
391         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
392         u8 mask;
393         u8 port_index;
394         u8 pin_index_in_bank;
395         u8 pin_in_port;
396         int gpio = d->hwirq;
397
398         if (gpio < 0)
399                 return -EIO;
400         pin_index_in_bank = (gpio & 0x1F);
401         port_index = pin_index_in_bank >> 3;
402         pin_in_port = (pin_index_in_bank & 0x7);
403         mask = BIT(pin_in_port);
404         if (enable)
405                 bank->wake_enb[port_index] |= mask;
406         else
407                 bank->wake_enb[port_index] &= ~mask;
408 #endif
409
410         return 0;
411 }
412
413 static int tegra_gpio_irq_set_wake(struct irq_data *d, unsigned int enable)
414 {
415         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
416         int ret = 0;
417         int wake = tegra_gpio_to_wake(d->hwirq);
418
419         /*
420          * update LP1 mask for gpio port/pin interrupt
421          * LP1 enable independent of LP0 wake support
422          */
423         ret = tegra_update_lp1_gpio_wake(d, enable);
424         if (ret) {
425                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
426                         (enable ? "enable" : "disable"), d->irq, ret);
427                 goto fail;
428         }
429
430         /* LP1 enable for bank interrupt */
431         ret = tegra_update_lp1_irq_wake(bank->irq, enable);
432         if (ret)
433                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
434                         (enable ? "enable" : "disable"), bank->irq, ret);
435
436         ret = tegra_pm_irq_set_wake(wake, enable);
437         if (ret)
438                 pr_err("Failed gpio lp0 %s for irq=%d, error=%d\n",
439                         (enable ? "enable" : "disable"), d->irq, ret);
440
441 fail:
442         return ret;
443 }
444 #else
445 #define tegra_gpio_irq_set_wake NULL
446 #define tegra_update_lp1_gpio_wake NULL
447 #endif
448
449 static struct irq_chip tegra_gpio_irq_chip = {
450         .name           = "GPIO",
451         .irq_ack        = tegra_gpio_irq_ack,
452         .irq_mask       = tegra_gpio_irq_mask,
453         .irq_unmask     = tegra_gpio_irq_unmask,
454         .irq_set_type   = tegra_gpio_irq_set_type,
455         .irq_set_wake   = tegra_gpio_irq_set_wake,
456         .flags          = IRQCHIP_MASK_ON_SUSPEND,
457 };
458
459 static const struct dev_pm_ops tegra_gpio_pm_ops = {
460         SET_SYSTEM_SLEEP_PM_OPS(tegra_gpio_suspend, tegra_gpio_resume)
461 };
462
463 struct tegra_gpio_soc_config {
464         u32 bank_stride;
465         u32 upper_offset;
466 };
467
468 static struct tegra_gpio_soc_config tegra20_gpio_config = {
469         .bank_stride = 0x80,
470         .upper_offset = 0x800,
471 };
472
473 static struct tegra_gpio_soc_config tegra30_gpio_config = {
474         .bank_stride = 0x100,
475         .upper_offset = 0x80,
476 };
477
478 static struct of_device_id tegra_gpio_of_match[] = {
479         { .compatible = "nvidia,tegra30-gpio", .data = &tegra30_gpio_config },
480         { .compatible = "nvidia,tegra20-gpio", .data = &tegra20_gpio_config },
481         { },
482 };
483
484 /* This lock class tells lockdep that GPIO irqs are in a different
485  * category than their parents, so it won't report false recursion.
486  */
487 static struct lock_class_key gpio_lock_class;
488
489 static int tegra_gpio_probe(struct platform_device *pdev)
490 {
491         const struct of_device_id *match;
492         struct tegra_gpio_soc_config *config;
493         struct resource *res;
494         struct tegra_gpio_bank *bank;
495         int gpio;
496         int i;
497         int j;
498
499         match = of_match_device(tegra_gpio_of_match, &pdev->dev);
500         if (!match) {
501                 dev_err(&pdev->dev, "Error: No device match found\n");
502                 return -ENODEV;
503         }
504         config = (struct tegra_gpio_soc_config *)match->data;
505
506         tegra_gpio_bank_stride = config->bank_stride;
507         tegra_gpio_upper_offset = config->upper_offset;
508
509         for (;;) {
510                 res = platform_get_resource(pdev, IORESOURCE_IRQ, tegra_gpio_bank_count);
511                 if (!res)
512                         break;
513                 tegra_gpio_bank_count++;
514         }
515         if (!tegra_gpio_bank_count) {
516                 dev_err(&pdev->dev, "Missing IRQ resource\n");
517                 return -ENODEV;
518         }
519
520         tegra_gpio_chip.ngpio = tegra_gpio_bank_count * 32;
521
522         tegra_gpio_banks = devm_kzalloc(&pdev->dev,
523                         tegra_gpio_bank_count * sizeof(*tegra_gpio_banks),
524                         GFP_KERNEL);
525         if (!tegra_gpio_banks) {
526                 dev_err(&pdev->dev, "Couldn't allocate bank structure\n");
527                 return -ENODEV;
528         }
529
530         irq_domain = irq_domain_add_linear(pdev->dev.of_node,
531                                            tegra_gpio_chip.ngpio,
532                                            &irq_domain_simple_ops, NULL);
533         if (!irq_domain)
534                 return -ENODEV;
535
536         for (i = 0; i < tegra_gpio_bank_count; i++) {
537                 res = platform_get_resource(pdev, IORESOURCE_IRQ, i);
538                 if (!res) {
539                         dev_err(&pdev->dev, "Missing IRQ resource\n");
540                         return -ENODEV;
541                 }
542
543                 bank = &tegra_gpio_banks[i];
544                 bank->bank = i;
545                 bank->irq = res->start;
546         }
547
548         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
549         if (!res) {
550                 dev_err(&pdev->dev, "Missing MEM resource\n");
551                 return -ENODEV;
552         }
553
554         regs = devm_ioremap_resource(&pdev->dev, res);
555         if (IS_ERR(regs))
556                 return PTR_ERR(regs);
557
558         for (i = 0; i < tegra_gpio_bank_count; i++) {
559                 for (j = 0; j < 4; j++) {
560                         int gpio = tegra_gpio_compose(i, j, 0);
561                         tegra_gpio_writel(0x00, GPIO_INT_ENB(gpio));
562                         tegra_gpio_writel(0x00, GPIO_INT_STA(gpio));
563                 }
564         }
565
566         tegra_gpio_chip.of_node = pdev->dev.of_node;
567
568         gpiochip_add(&tegra_gpio_chip);
569
570         for (gpio = 0; gpio < tegra_gpio_chip.ngpio; gpio++) {
571                 int irq = irq_create_mapping(irq_domain, gpio);
572                 /* No validity check; all Tegra GPIOs are valid IRQs */
573
574                 bank = &tegra_gpio_banks[GPIO_BANK(gpio)];
575
576                 irq_set_lockdep_class(irq, &gpio_lock_class);
577                 irq_set_chip_data(irq, bank);
578                 irq_set_chip_and_handler(irq, &tegra_gpio_irq_chip,
579                                          handle_simple_irq);
580                 set_irq_flags(irq, IRQF_VALID);
581         }
582
583         for (i = 0; i < tegra_gpio_bank_count; i++) {
584                 bank = &tegra_gpio_banks[i];
585
586                 for (j = 0; j < 4; j++)
587                         spin_lock_init(&bank->lvl_lock[j]);
588
589                 irq_set_handler_data(bank->irq, bank);
590                 irq_set_chained_handler(bank->irq, tegra_gpio_irq_handler);
591
592         }
593
594         return 0;
595 }
596
597 static struct platform_driver tegra_gpio_driver = {
598         .driver         = {
599                 .name   = "tegra-gpio",
600                 .owner  = THIS_MODULE,
601                 .pm     = &tegra_gpio_pm_ops,
602                 .of_match_table = tegra_gpio_of_match,
603         },
604         .probe          = tegra_gpio_probe,
605 };
606
607 static int __init tegra_gpio_init(void)
608 {
609         return platform_driver_register(&tegra_gpio_driver);
610 }
611 postcore_initcall(tegra_gpio_init);
612
613 #ifdef  CONFIG_DEBUG_FS
614
615 #include <linux/debugfs.h>
616 #include <linux/seq_file.h>
617
618 static int dbg_gpio_show(struct seq_file *s, void *unused)
619 {
620         int i;
621         int j;
622
623         seq_printf(s, "Bank:Port CNF OE OUT IN INT_STA INT_ENB INT_LVL\n");
624         for (i = 0; i < tegra_gpio_bank_count; i++) {
625                 for (j = 0; j < 4; j++) {
626                         int gpio = tegra_gpio_compose(i, j, 0);
627                         seq_printf(s,
628                                 "%d:%d %02x %02x %02x %02x %02x %02x %06x\n",
629                                 i, j,
630                                 tegra_gpio_readl(GPIO_CNF(gpio)),
631                                 tegra_gpio_readl(GPIO_OE(gpio)),
632                                 tegra_gpio_readl(GPIO_OUT(gpio)),
633                                 tegra_gpio_readl(GPIO_IN(gpio)),
634                                 tegra_gpio_readl(GPIO_INT_STA(gpio)),
635                                 tegra_gpio_readl(GPIO_INT_ENB(gpio)),
636                                 tegra_gpio_readl(GPIO_INT_LVL(gpio)));
637                 }
638         }
639         return 0;
640 }
641
642 static int dbg_gpio_open(struct inode *inode, struct file *file)
643 {
644         return single_open(file, dbg_gpio_show, &inode->i_private);
645 }
646
647 static const struct file_operations debug_fops = {
648         .open           = dbg_gpio_open,
649         .read           = seq_read,
650         .llseek         = seq_lseek,
651         .release        = single_release,
652 };
653
654 static int __init tegra_gpio_debuginit(void)
655 {
656         (void) debugfs_create_file("tegra_gpio", S_IRUGO,
657                                         NULL, NULL, &debug_fops);
658         return 0;
659 }
660 late_initcall(tegra_gpio_debuginit);
661 #endif