unknown changes from android-tegra-nv-3.4
[linux-3.10.git] / drivers / gpio / gpio-tegra.c
1 /*
2  * arch/arm/mach-tegra/gpio.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Erik Gilling <konkers@google.com>
8  *
9  * Copyright (c) 2011 NVIDIA Corporation.
10  *
11  * This software is licensed under the terms of the GNU General Public
12  * License version 2, as published by the Free Software Foundation, and
13  * may be copied, distributed, and modified under those terms.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  */
21
22 #include <linux/err.h>
23 #include <linux/init.h>
24 #include <linux/irq.h>
25 #include <linux/interrupt.h>
26 #include <linux/io.h>
27 #include <linux/gpio.h>
28 #include <linux/of_device.h>
29 #include <linux/platform_device.h>
30 #include <linux/module.h>
31 #include <linux/delay.h>
32 #include <linux/irqdomain.h>
33 #include <linux/irqchip/chained_irq.h>
34 #include <linux/pinctrl/consumer.h>
35 #include <linux/pm.h>
36
37 #include "../../arch/arm/mach-tegra/pm-irq.h"
38
39 #define GPIO_BANK(x)            ((x) >> 5)
40 #define GPIO_PORT(x)            (((x) >> 3) & 0x3)
41 #define GPIO_BIT(x)             ((x) & 0x7)
42
43 #define GPIO_REG(x)             (GPIO_BANK(x) * tegra_gpio_bank_stride + \
44                                         GPIO_PORT(x) * 4)
45
46 #define GPIO_CNF(x)             (GPIO_REG(x) + 0x00)
47 #define GPIO_OE(x)              (GPIO_REG(x) + 0x10)
48 #define GPIO_OUT(x)             (GPIO_REG(x) + 0X20)
49 #define GPIO_IN(x)              (GPIO_REG(x) + 0x30)
50 #define GPIO_INT_STA(x)         (GPIO_REG(x) + 0x40)
51 #define GPIO_INT_ENB(x)         (GPIO_REG(x) + 0x50)
52 #define GPIO_INT_LVL(x)         (GPIO_REG(x) + 0x60)
53 #define GPIO_INT_CLR(x)         (GPIO_REG(x) + 0x70)
54
55 #define GPIO_MSK_CNF(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0x00)
56 #define GPIO_MSK_OE(x)          (GPIO_REG(x) + tegra_gpio_upper_offset + 0x10)
57 #define GPIO_MSK_OUT(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0X20)
58 #define GPIO_MSK_INT_STA(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x40)
59 #define GPIO_MSK_INT_ENB(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x50)
60 #define GPIO_MSK_INT_LVL(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x60)
61
62 #define GPIO_INT_LVL_MASK               0x010101
63 #define GPIO_INT_LVL_EDGE_RISING        0x000101
64 #define GPIO_INT_LVL_EDGE_FALLING       0x000100
65 #define GPIO_INT_LVL_EDGE_BOTH          0x010100
66 #define GPIO_INT_LVL_LEVEL_HIGH         0x000001
67 #define GPIO_INT_LVL_LEVEL_LOW          0x000000
68
69 struct tegra_gpio_bank {
70         int bank;
71         int irq;
72         spinlock_t lvl_lock[4];
73 #ifdef CONFIG_PM_SLEEP
74         u32 cnf[4];
75         u32 out[4];
76         u32 oe[4];
77         u32 int_enb[4];
78         u32 int_lvl[4];
79 #endif
80 };
81
82 static struct irq_domain *irq_domain;
83 static void __iomem *regs;
84
85 static u32 tegra_gpio_bank_count;
86 static u32 tegra_gpio_bank_stride;
87 static u32 tegra_gpio_upper_offset;
88 static struct tegra_gpio_bank *tegra_gpio_banks;
89
90 static inline void tegra_gpio_writel(u32 val, u32 reg)
91 {
92         __raw_writel(val, regs + reg);
93 }
94
95 static inline u32 tegra_gpio_readl(u32 reg)
96 {
97         return __raw_readl(regs + reg);
98 }
99
100 static int tegra_gpio_compose(int bank, int port, int bit)
101 {
102         return (bank << 5) | ((port & 0x3) << 3) | (bit & 0x7);
103 }
104
105 static void tegra_gpio_mask_write(u32 reg, int gpio, int value)
106 {
107         u32 val;
108
109         val = 0x100 << GPIO_BIT(gpio);
110         if (value)
111                 val |= 1 << GPIO_BIT(gpio);
112         tegra_gpio_writel(val, reg);
113 }
114
115 int tegra_gpio_get_bank_int_nr(int gpio)
116 {
117         int bank;
118         int irq;
119         if (gpio >= TEGRA_NR_GPIOS) {
120                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
121                 return -EINVAL;
122         }
123         bank = gpio >> 5;
124         irq = tegra_gpio_banks[bank].irq;
125         return irq;
126 }
127
128 static void tegra_gpio_enable(int gpio)
129 {
130         if (gpio >= TEGRA_NR_GPIOS) {
131                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
132                 return;
133         }
134         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
135 }
136
137 static void tegra_gpio_disable(int gpio)
138 {
139         if (gpio >= TEGRA_NR_GPIOS) {
140                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
141                 return;
142         }
143         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 0);
144 }
145
146 void tegra_gpio_init_configure(unsigned gpio, bool is_input, int value)
147 {
148         if (gpio >= TEGRA_NR_GPIOS) {
149                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
150                 return;
151         }
152         if (is_input) {
153                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
154         } else {
155                 tegra_gpio_mask_write(GPIO_MSK_OUT(gpio), gpio, value);
156                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 1);
157         }
158         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
159 }
160
161 static int tegra_gpio_request(struct gpio_chip *chip, unsigned offset)
162 {
163         return pinctrl_request_gpio(offset);
164 }
165
166 static void tegra_gpio_free(struct gpio_chip *chip, unsigned offset)
167 {
168         pinctrl_free_gpio(offset);
169         tegra_gpio_disable(offset);
170 }
171
172 static void tegra_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
173 {
174         tegra_gpio_mask_write(GPIO_MSK_OUT(offset), offset, value);
175 }
176
177 static int tegra_gpio_get(struct gpio_chip *chip, unsigned offset)
178 {
179         /* If gpio is in output mode then read from the out value */
180         if ((tegra_gpio_readl(GPIO_OE(offset)) >> GPIO_BIT(offset)) & 1)
181                 return (tegra_gpio_readl(GPIO_OUT(offset)) >>
182                                 GPIO_BIT(offset)) & 0x1;
183
184         return (tegra_gpio_readl(GPIO_IN(offset)) >> GPIO_BIT(offset)) & 0x1;
185 }
186
187 static int tegra_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
188 {
189         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 0);
190         tegra_gpio_enable(offset);
191         return 0;
192 }
193
194 static int tegra_gpio_direction_output(struct gpio_chip *chip, unsigned offset,
195                                         int value)
196 {
197         tegra_gpio_set(chip, offset, value);
198         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 1);
199         tegra_gpio_enable(offset);
200         return 0;
201 }
202
203 static int tegra_gpio_set_debounce(struct gpio_chip *chip, unsigned offset,
204                                 unsigned debounce)
205 {
206         return -ENOSYS;
207 }
208
209 static int tegra_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
210 {
211         return irq_find_mapping(irq_domain, offset);
212 }
213
214 static int tegra_gpio_request(struct gpio_chip *chip, unsigned offset)
215 {
216         return 0;
217 }
218
219 static void tegra_gpio_free(struct gpio_chip *chip, unsigned offset)
220 {
221         tegra_gpio_disable(offset);
222 }
223
224 static struct gpio_chip tegra_gpio_chip = {
225         .label                  = "tegra-gpio",
226         .request                = tegra_gpio_request,
227         .free                   = tegra_gpio_free,
228         .direction_input        = tegra_gpio_direction_input,
229         .get                    = tegra_gpio_get,
230         .direction_output       = tegra_gpio_direction_output,
231         .set                    = tegra_gpio_set,
232         .set_debounce           = tegra_gpio_set_debounce,
233         .to_irq                 = tegra_gpio_to_irq,
234         .base                   = 0,
235 };
236
237 static void tegra_gpio_irq_ack(struct irq_data *d)
238 {
239         int gpio = d->hwirq;
240
241         tegra_gpio_writel(1 << GPIO_BIT(gpio), GPIO_INT_CLR(gpio));
242
243 #ifdef CONFIG_TEGRA_FPGA_PLATFORM
244         /* FPGA platforms have a serializer between the GPIO
245            block and interrupt controller. Allow time for
246            clearing of the GPIO interrupt to propagate to the
247            interrupt controller before re-enabling the IRQ
248            to prevent double interrupts. */
249         udelay(15);
250 #endif
251 }
252
253 static void tegra_gpio_irq_mask(struct irq_data *d)
254 {
255         int gpio = d->hwirq;
256
257         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 0);
258 }
259
260 static void tegra_gpio_irq_unmask(struct irq_data *d)
261 {
262         int gpio = d->hwirq;
263
264         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 1);
265 }
266
267 static int tegra_gpio_irq_set_type(struct irq_data *d, unsigned int type)
268 {
269         int gpio = d->hwirq;
270         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
271         int port = GPIO_PORT(gpio);
272         int lvl_type;
273         int val;
274         unsigned long flags;
275         int wake = tegra_gpio_to_wake(d->hwirq);
276
277         switch (type & IRQ_TYPE_SENSE_MASK) {
278         case IRQ_TYPE_EDGE_RISING:
279                 lvl_type = GPIO_INT_LVL_EDGE_RISING;
280                 break;
281
282         case IRQ_TYPE_EDGE_FALLING:
283                 lvl_type = GPIO_INT_LVL_EDGE_FALLING;
284                 break;
285
286         case IRQ_TYPE_EDGE_BOTH:
287                 lvl_type = GPIO_INT_LVL_EDGE_BOTH;
288                 break;
289
290         case IRQ_TYPE_LEVEL_HIGH:
291                 lvl_type = GPIO_INT_LVL_LEVEL_HIGH;
292                 break;
293
294         case IRQ_TYPE_LEVEL_LOW:
295                 lvl_type = GPIO_INT_LVL_LEVEL_LOW;
296                 break;
297
298         default:
299                 return -EINVAL;
300         }
301
302         spin_lock_irqsave(&bank->lvl_lock[port], flags);
303
304         val = tegra_gpio_readl(GPIO_INT_LVL(gpio));
305         val &= ~(GPIO_INT_LVL_MASK << GPIO_BIT(gpio));
306         val |= lvl_type << GPIO_BIT(gpio);
307         tegra_gpio_writel(val, GPIO_INT_LVL(gpio));
308
309         spin_unlock_irqrestore(&bank->lvl_lock[port], flags);
310
311         tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
312         tegra_gpio_enable(gpio);
313
314         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
315                 __irq_set_handler_locked(d->irq, handle_level_irq);
316         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
317                 __irq_set_handler_locked(d->irq, handle_edge_irq);
318
319         tegra_pm_irq_set_wake_type(wake, type);
320
321         return 0;
322 }
323
324 static void tegra_gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
325 {
326         struct tegra_gpio_bank *bank;
327         int port;
328         int pin;
329         struct irq_chip *chip = irq_desc_get_chip(desc);
330
331         chained_irq_enter(chip, desc);
332
333         bank = irq_get_handler_data(irq);
334
335         for (port = 0; port < 4; port++) {
336                 int gpio = tegra_gpio_compose(bank->bank, port, 0);
337                 unsigned long sta = tegra_gpio_readl(GPIO_INT_STA(gpio)) &
338                         tegra_gpio_readl(GPIO_INT_ENB(gpio));
339
340                 for_each_set_bit(pin, &sta, 8)
341                         generic_handle_irq(gpio_to_irq(gpio + pin));
342         }
343
344         chained_irq_exit(chip, desc);
345
346 }
347
348 #ifdef CONFIG_PM_SLEEP
349 static int tegra_gpio_resume(struct device *dev)
350 {
351         unsigned long flags;
352         int b;
353         int p;
354
355         local_irq_save(flags);
356
357         for (b = 0; b < tegra_gpio_bank_count; b++) {
358                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
359
360                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
361                         unsigned int gpio = (b<<5) | (p<<3);
362                         tegra_gpio_writel(bank->cnf[p], GPIO_CNF(gpio));
363                         tegra_gpio_writel(bank->out[p], GPIO_OUT(gpio));
364                         tegra_gpio_writel(bank->oe[p], GPIO_OE(gpio));
365                         tegra_gpio_writel(bank->int_lvl[p], GPIO_INT_LVL(gpio));
366                         tegra_gpio_writel(bank->int_enb[p], GPIO_INT_ENB(gpio));
367                 }
368         }
369
370         local_irq_restore(flags);
371         return 0;
372 }
373
374 static int tegra_gpio_suspend(struct device *dev)
375 {
376         unsigned long flags;
377         int b;
378         int p;
379
380         local_irq_save(flags);
381         for (b = 0; b < tegra_gpio_bank_count; b++) {
382                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
383
384                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
385                         unsigned int gpio = (b<<5) | (p<<3);
386                         bank->cnf[p] = tegra_gpio_readl(GPIO_CNF(gpio));
387                         bank->out[p] = tegra_gpio_readl(GPIO_OUT(gpio));
388                         bank->oe[p] = tegra_gpio_readl(GPIO_OE(gpio));
389                         bank->int_enb[p] = tegra_gpio_readl(GPIO_INT_ENB(gpio));
390                         bank->int_lvl[p] = tegra_gpio_readl(GPIO_INT_LVL(gpio));
391                 }
392         }
393         local_irq_restore(flags);
394         return 0;
395 }
396
397 static int tegra_gpio_irq_set_wake(struct irq_data *d, unsigned int enable)
398 {
399         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
400         int ret = 0;
401         int wake = tegra_gpio_to_wake(d->hwirq);
402
403         ret = tegra_pm_irq_set_wake(wake, enable);
404
405         if (ret)
406                 return ret;
407
408         ret = irq_set_irq_wake(bank->irq, enable);
409
410         if (ret)
411                 tegra_pm_irq_set_wake(wake, !enable);
412
413         return ret;
414 }
415 #else
416 #define tegra_gpio_irq_set_wake NULL
417 #endif
418
419 static struct irq_chip tegra_gpio_irq_chip = {
420         .name           = "GPIO",
421         .irq_ack        = tegra_gpio_irq_ack,
422         .irq_mask       = tegra_gpio_irq_mask,
423         .irq_unmask     = tegra_gpio_irq_unmask,
424         .irq_set_type   = tegra_gpio_irq_set_type,
425         .irq_set_wake   = tegra_gpio_irq_set_wake,
426         .flags          = IRQCHIP_MASK_ON_SUSPEND,
427 };
428
429 static const struct dev_pm_ops tegra_gpio_pm_ops = {
430         SET_SYSTEM_SLEEP_PM_OPS(tegra_gpio_suspend, tegra_gpio_resume)
431 };
432
433 struct tegra_gpio_soc_config {
434         u32 bank_stride;
435         u32 upper_offset;
436 };
437
438 static struct tegra_gpio_soc_config tegra20_gpio_config = {
439         .bank_stride = 0x80,
440         .upper_offset = 0x800,
441 };
442
443 static struct tegra_gpio_soc_config tegra30_gpio_config = {
444         .bank_stride = 0x100,
445         .upper_offset = 0x80,
446 };
447
448 static struct of_device_id tegra_gpio_of_match[] = {
449         { .compatible = "nvidia,tegra30-gpio", .data = &tegra30_gpio_config },
450         { .compatible = "nvidia,tegra20-gpio", .data = &tegra20_gpio_config },
451         { },
452 };
453
454 /* This lock class tells lockdep that GPIO irqs are in a different
455  * category than their parents, so it won't report false recursion.
456  */
457 static struct lock_class_key gpio_lock_class;
458
459 static int tegra_gpio_probe(struct platform_device *pdev)
460 {
461         const struct of_device_id *match;
462         struct tegra_gpio_soc_config *config;
463         struct resource *res;
464         struct tegra_gpio_bank *bank;
465         int gpio;
466         int i;
467         int j;
468
469         match = of_match_device(tegra_gpio_of_match, &pdev->dev);
470         if (!match) {
471                 dev_err(&pdev->dev, "Error: No device match found\n");
472                 return -ENODEV;
473         }
474         config = (struct tegra_gpio_soc_config *)match->data;
475
476         tegra_gpio_bank_stride = config->bank_stride;
477         tegra_gpio_upper_offset = config->upper_offset;
478
479         for (;;) {
480                 res = platform_get_resource(pdev, IORESOURCE_IRQ, tegra_gpio_bank_count);
481                 if (!res)
482                         break;
483                 tegra_gpio_bank_count++;
484         }
485         if (!tegra_gpio_bank_count) {
486                 dev_err(&pdev->dev, "Missing IRQ resource\n");
487                 return -ENODEV;
488         }
489
490         tegra_gpio_chip.ngpio = tegra_gpio_bank_count * 32;
491
492         tegra_gpio_banks = devm_kzalloc(&pdev->dev,
493                         tegra_gpio_bank_count * sizeof(*tegra_gpio_banks),
494                         GFP_KERNEL);
495         if (!tegra_gpio_banks) {
496                 dev_err(&pdev->dev, "Couldn't allocate bank structure\n");
497                 return -ENODEV;
498         }
499
500         irq_domain = irq_domain_add_linear(pdev->dev.of_node,
501                                            tegra_gpio_chip.ngpio,
502                                            &irq_domain_simple_ops, NULL);
503         if (!irq_domain)
504                 return -ENODEV;
505
506         for (i = 0; i < tegra_gpio_bank_count; i++) {
507                 res = platform_get_resource(pdev, IORESOURCE_IRQ, i);
508                 if (!res) {
509                         dev_err(&pdev->dev, "Missing IRQ resource\n");
510                         return -ENODEV;
511                 }
512
513                 bank = &tegra_gpio_banks[i];
514                 bank->bank = i;
515                 bank->irq = res->start;
516         }
517
518         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
519         if (!res) {
520                 dev_err(&pdev->dev, "Missing MEM resource\n");
521                 return -ENODEV;
522         }
523
524         regs = devm_ioremap_resource(&pdev->dev, res);
525         if (IS_ERR(regs))
526                 return PTR_ERR(regs);
527
528         for (i = 0; i < tegra_gpio_bank_count; i++) {
529                 for (j = 0; j < 4; j++) {
530                         int gpio = tegra_gpio_compose(i, j, 0);
531                         tegra_gpio_writel(0x00, GPIO_INT_ENB(gpio));
532                         tegra_gpio_writel(0x00, GPIO_INT_STA(gpio));
533                 }
534         }
535
536         tegra_gpio_chip.of_node = pdev->dev.of_node;
537
538         gpiochip_add(&tegra_gpio_chip);
539
540         for (gpio = 0; gpio < tegra_gpio_chip.ngpio; gpio++) {
541                 int irq = irq_create_mapping(irq_domain, gpio);
542                 /* No validity check; all Tegra GPIOs are valid IRQs */
543
544                 bank = &tegra_gpio_banks[GPIO_BANK(gpio)];
545
546                 irq_set_lockdep_class(irq, &gpio_lock_class);
547                 irq_set_chip_data(irq, bank);
548                 irq_set_chip_and_handler(irq, &tegra_gpio_irq_chip,
549                                          handle_simple_irq);
550                 set_irq_flags(irq, IRQF_VALID);
551         }
552
553         for (i = 0; i < tegra_gpio_bank_count; i++) {
554                 bank = &tegra_gpio_banks[i];
555
556                 for (j = 0; j < 4; j++)
557                         spin_lock_init(&bank->lvl_lock[j]);
558
559                 irq_set_handler_data(bank->irq, bank);
560                 irq_set_chained_handler(bank->irq, tegra_gpio_irq_handler);
561
562         }
563
564         return 0;
565 }
566
567 static struct platform_driver tegra_gpio_driver = {
568         .driver         = {
569                 .name   = "tegra-gpio",
570                 .owner  = THIS_MODULE,
571                 .pm     = &tegra_gpio_pm_ops,
572                 .of_match_table = tegra_gpio_of_match,
573         },
574         .probe          = tegra_gpio_probe,
575 };
576
577 static int __init tegra_gpio_init(void)
578 {
579         return platform_driver_register(&tegra_gpio_driver);
580 }
581 postcore_initcall(tegra_gpio_init);
582
583 #ifdef  CONFIG_DEBUG_FS
584
585 #include <linux/debugfs.h>
586 #include <linux/seq_file.h>
587
588 static int dbg_gpio_show(struct seq_file *s, void *unused)
589 {
590         int i;
591         int j;
592
593         seq_printf(s, "Bank:Port CNF OE OUT IN INT_STA INT_ENB INT_LVL\n");
594         for (i = 0; i < tegra_gpio_bank_count; i++) {
595                 for (j = 0; j < 4; j++) {
596                         int gpio = tegra_gpio_compose(i, j, 0);
597                         seq_printf(s,
598                                 "%d:%d %02x %02x %02x %02x %02x %02x %06x\n",
599                                 i, j,
600                                 tegra_gpio_readl(GPIO_CNF(gpio)),
601                                 tegra_gpio_readl(GPIO_OE(gpio)),
602                                 tegra_gpio_readl(GPIO_OUT(gpio)),
603                                 tegra_gpio_readl(GPIO_IN(gpio)),
604                                 tegra_gpio_readl(GPIO_INT_STA(gpio)),
605                                 tegra_gpio_readl(GPIO_INT_ENB(gpio)),
606                                 tegra_gpio_readl(GPIO_INT_LVL(gpio)));
607                 }
608         }
609         return 0;
610 }
611
612 static int dbg_gpio_open(struct inode *inode, struct file *file)
613 {
614         return single_open(file, dbg_gpio_show, &inode->i_private);
615 }
616
617 static const struct file_operations debug_fops = {
618         .open           = dbg_gpio_open,
619         .read           = seq_read,
620         .llseek         = seq_lseek,
621         .release        = single_release,
622 };
623
624 static int __init tegra_gpio_debuginit(void)
625 {
626         (void) debugfs_create_file("tegra_gpio", S_IRUGO,
627                                         NULL, NULL, &debug_fops);
628         return 0;
629 }
630 late_initcall(tegra_gpio_debuginit);
631 #endif