3f35036e1f30fe52d3ecd8fdc2f6058561a7db19
[linux-3.10.git] / drivers / gpio / gpio-tegra.c
1 /*
2  * arch/arm/mach-tegra/gpio.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Erik Gilling <konkers@google.com>
8  *
9  * Copyright (c) 2011-2013, NVIDIA CORPORATION.  All rights reserved.
10  *
11  * This software is licensed under the terms of the GNU General Public
12  * License version 2, as published by the Free Software Foundation, and
13  * may be copied, distributed, and modified under those terms.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  */
21
22 #include <linux/err.h>
23 #include <linux/init.h>
24 #include <linux/irq.h>
25 #include <linux/interrupt.h>
26 #include <linux/io.h>
27 #include <linux/gpio.h>
28 #include <linux/of_device.h>
29 #include <linux/platform_device.h>
30 #include <linux/module.h>
31 #include <linux/delay.h>
32 #include <linux/irqdomain.h>
33 #include <linux/irqchip/chained_irq.h>
34 #include <linux/pinctrl/consumer.h>
35 #include <linux/pm.h>
36 #include <linux/syscore_ops.h>
37 #include <linux/tegra-soc.h>
38 #include <linux/irqchip/tegra.h>
39
40 #define GPIO_BANK(x)            ((x) >> 5)
41 #define GPIO_PORT(x)            (((x) >> 3) & 0x3)
42 #define GPIO_BIT(x)             ((x) & 0x7)
43
44 #define GPIO_REG(x)             (GPIO_BANK(x) * tegra_gpio_bank_stride + \
45                                         GPIO_PORT(x) * 4)
46
47 #define GPIO_CNF(x)             (GPIO_REG(x) + 0x00)
48 #define GPIO_OE(x)              (GPIO_REG(x) + 0x10)
49 #define GPIO_OUT(x)             (GPIO_REG(x) + 0X20)
50 #define GPIO_IN(x)              (GPIO_REG(x) + 0x30)
51 #define GPIO_INT_STA(x)         (GPIO_REG(x) + 0x40)
52 #define GPIO_INT_ENB(x)         (GPIO_REG(x) + 0x50)
53 #define GPIO_INT_LVL(x)         (GPIO_REG(x) + 0x60)
54 #define GPIO_INT_CLR(x)         (GPIO_REG(x) + 0x70)
55
56 #define GPIO_MSK_CNF(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0x00)
57 #define GPIO_MSK_OE(x)          (GPIO_REG(x) + tegra_gpio_upper_offset + 0x10)
58 #define GPIO_MSK_OUT(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0X20)
59 #define GPIO_MSK_INT_STA(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x40)
60 #define GPIO_MSK_INT_ENB(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x50)
61 #define GPIO_MSK_INT_LVL(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x60)
62
63 #define GPIO_INT_LVL_MASK               0x010101
64 #define GPIO_INT_LVL_EDGE_RISING        0x000101
65 #define GPIO_INT_LVL_EDGE_FALLING       0x000100
66 #define GPIO_INT_LVL_EDGE_BOTH          0x010100
67 #define GPIO_INT_LVL_LEVEL_HIGH         0x000001
68 #define GPIO_INT_LVL_LEVEL_LOW          0x000000
69
70 struct tegra_gpio_bank {
71         int bank;
72         int irq;
73         spinlock_t lvl_lock[4];
74 #ifdef CONFIG_PM_SLEEP
75         u32 cnf[4];
76         u32 out[4];
77         u32 oe[4];
78         u32 int_enb[4];
79         u32 int_lvl[4];
80         u32 wake_enb[4];
81         int wake_depth;
82 #endif
83 };
84
85 static struct irq_domain *irq_domain;
86 static void __iomem *regs;
87
88 static u32 tegra_gpio_bank_count;
89 static u32 tegra_gpio_bank_stride;
90 static u32 tegra_gpio_upper_offset;
91 static struct tegra_gpio_bank *tegra_gpio_banks;
92
93 static inline void tegra_gpio_writel(u32 val, u32 reg)
94 {
95         __raw_writel(val, regs + reg);
96 }
97
98 static inline u32 tegra_gpio_readl(u32 reg)
99 {
100         return __raw_readl(regs + reg);
101 }
102
103 static int tegra_gpio_compose(int bank, int port, int bit)
104 {
105         return (bank << 5) | ((port & 0x3) << 3) | (bit & 0x7);
106 }
107
108 static void tegra_gpio_mask_write(u32 reg, int gpio, int value)
109 {
110         u32 val;
111
112         val = 0x100 << GPIO_BIT(gpio);
113         if (value)
114                 val |= 1 << GPIO_BIT(gpio);
115         tegra_gpio_writel(val, reg);
116 }
117
118 int tegra_gpio_get_bank_int_nr(int gpio)
119 {
120         int bank;
121         int irq;
122         bank = gpio >> 5;
123         irq = tegra_gpio_banks[bank].irq;
124         return irq;
125 }
126
127 static void tegra_gpio_enable(int gpio)
128 {
129         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
130 }
131
132 int tegra_is_gpio(int gpio)
133 {
134         return (tegra_gpio_readl(GPIO_CNF(gpio)) >> GPIO_BIT(gpio)) & 0x1;
135 }
136 EXPORT_SYMBOL(tegra_is_gpio);
137
138
139 static void tegra_gpio_disable(int gpio)
140 {
141         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 0);
142 }
143
144 void tegra_gpio_init_configure(unsigned gpio, bool is_input, int value)
145 {
146         if (is_input) {
147                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
148         } else {
149                 tegra_gpio_mask_write(GPIO_MSK_OUT(gpio), gpio, value);
150                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 1);
151         }
152         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
153 }
154
155 static int tegra_gpio_request(struct gpio_chip *chip, unsigned offset)
156 {
157 #if 0
158         return pinctrl_request_gpio(offset);
159 #else
160         return 0;
161 #endif
162 }
163
164 static void tegra_gpio_free(struct gpio_chip *chip, unsigned offset)
165 {
166 #if 0
167         pinctrl_free_gpio(offset);
168 #endif
169         tegra_gpio_disable(offset);
170 }
171
172 static void tegra_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
173 {
174         tegra_gpio_mask_write(GPIO_MSK_OUT(offset), offset, value);
175 }
176
177 static int tegra_gpio_get(struct gpio_chip *chip, unsigned offset)
178 {
179         /* If gpio is in output mode then read from the out value */
180         if ((tegra_gpio_readl(GPIO_OE(offset)) >> GPIO_BIT(offset)) & 1)
181                 return (tegra_gpio_readl(GPIO_OUT(offset)) >>
182                                 GPIO_BIT(offset)) & 0x1;
183
184         return (tegra_gpio_readl(GPIO_IN(offset)) >> GPIO_BIT(offset)) & 0x1;
185 }
186
187 static int tegra_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
188 {
189         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 0);
190         tegra_gpio_enable(offset);
191         return 0;
192 }
193
194 static int tegra_gpio_direction_output(struct gpio_chip *chip, unsigned offset,
195                                         int value)
196 {
197         tegra_gpio_set(chip, offset, value);
198         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 1);
199         tegra_gpio_enable(offset);
200         return 0;
201 }
202
203 static int tegra_gpio_set_debounce(struct gpio_chip *chip, unsigned offset,
204                                 unsigned debounce)
205 {
206         return -ENOSYS;
207 }
208
209 static int tegra_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
210 {
211         return irq_find_mapping(irq_domain, offset);
212 }
213
214 static struct gpio_chip tegra_gpio_chip = {
215         .label                  = "tegra-gpio",
216         .request                = tegra_gpio_request,
217         .free                   = tegra_gpio_free,
218         .direction_input        = tegra_gpio_direction_input,
219         .get                    = tegra_gpio_get,
220         .direction_output       = tegra_gpio_direction_output,
221         .set                    = tegra_gpio_set,
222         .set_debounce           = tegra_gpio_set_debounce,
223         .to_irq                 = tegra_gpio_to_irq,
224         .base                   = 0,
225 };
226
227 static void tegra_gpio_irq_ack(struct irq_data *d)
228 {
229         int gpio = d->hwirq;
230
231         tegra_gpio_writel(1 << GPIO_BIT(gpio), GPIO_INT_CLR(gpio));
232
233         /* FPGA platforms have a serializer between the GPIO
234            block and interrupt controller. Allow time for
235            clearing of the GPIO interrupt to propagate to the
236            interrupt controller before re-enabling the IRQ
237            to prevent double interrupts. */
238         if (tegra_platform_is_fpga())
239                 udelay(15);
240 }
241
242 static void tegra_gpio_irq_mask(struct irq_data *d)
243 {
244         int gpio = d->hwirq;
245
246         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 0);
247 }
248
249 static void tegra_gpio_irq_unmask(struct irq_data *d)
250 {
251         int gpio = d->hwirq;
252
253         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 1);
254 }
255
256 static int tegra_gpio_irq_set_type(struct irq_data *d, unsigned int type)
257 {
258         int gpio = d->hwirq;
259         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
260         int port = GPIO_PORT(gpio);
261         int lvl_type;
262         int val;
263         unsigned long flags;
264         int wake = tegra_gpio_to_wake(d->hwirq);
265
266         switch (type & IRQ_TYPE_SENSE_MASK) {
267         case IRQ_TYPE_EDGE_RISING:
268                 lvl_type = GPIO_INT_LVL_EDGE_RISING;
269                 break;
270
271         case IRQ_TYPE_EDGE_FALLING:
272                 lvl_type = GPIO_INT_LVL_EDGE_FALLING;
273                 break;
274
275         case IRQ_TYPE_EDGE_BOTH:
276                 lvl_type = GPIO_INT_LVL_EDGE_BOTH;
277                 break;
278
279         case IRQ_TYPE_LEVEL_HIGH:
280                 lvl_type = GPIO_INT_LVL_LEVEL_HIGH;
281                 break;
282
283         case IRQ_TYPE_LEVEL_LOW:
284                 lvl_type = GPIO_INT_LVL_LEVEL_LOW;
285                 break;
286
287         default:
288                 return -EINVAL;
289         }
290
291         spin_lock_irqsave(&bank->lvl_lock[port], flags);
292
293         val = tegra_gpio_readl(GPIO_INT_LVL(gpio));
294         val &= ~(GPIO_INT_LVL_MASK << GPIO_BIT(gpio));
295         val |= lvl_type << GPIO_BIT(gpio);
296         tegra_gpio_writel(val, GPIO_INT_LVL(gpio));
297
298         spin_unlock_irqrestore(&bank->lvl_lock[port], flags);
299
300         tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
301         tegra_gpio_enable(gpio);
302
303         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
304                 __irq_set_handler_locked(d->irq, handle_level_irq);
305         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
306                 __irq_set_handler_locked(d->irq, handle_edge_irq);
307
308         tegra_pm_irq_set_wake_type(wake, type);
309
310         return 0;
311 }
312
313 static void tegra_gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
314 {
315         struct tegra_gpio_bank *bank;
316         int port;
317         int pin;
318         struct irq_chip *chip = irq_desc_get_chip(desc);
319
320         chained_irq_enter(chip, desc);
321
322         bank = irq_get_handler_data(irq);
323
324         for (port = 0; port < 4; port++) {
325                 int gpio = tegra_gpio_compose(bank->bank, port, 0);
326                 unsigned long sta = tegra_gpio_readl(GPIO_INT_STA(gpio)) &
327                         tegra_gpio_readl(GPIO_INT_ENB(gpio));
328
329                 for_each_set_bit(pin, &sta, 8)
330                         generic_handle_irq(gpio_to_irq(gpio + pin));
331         }
332
333         chained_irq_exit(chip, desc);
334
335 }
336
337 #ifdef CONFIG_PM_SLEEP
338 static void tegra_gpio_resume(void)
339 {
340         unsigned long flags;
341         int b;
342         int p;
343
344         local_irq_save(flags);
345
346         for (b = 0; b < tegra_gpio_bank_count; b++) {
347                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
348
349                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
350                         unsigned int gpio = (b<<5) | (p<<3);
351                         tegra_gpio_writel(bank->cnf[p], GPIO_CNF(gpio));
352                         tegra_gpio_writel(bank->out[p], GPIO_OUT(gpio));
353                         tegra_gpio_writel(bank->oe[p], GPIO_OE(gpio));
354                         tegra_gpio_writel(bank->int_lvl[p], GPIO_INT_LVL(gpio));
355                         tegra_gpio_writel(bank->int_enb[p], GPIO_INT_ENB(gpio));
356                 }
357         }
358
359         local_irq_restore(flags);
360 }
361
362 static int tegra_gpio_suspend(void)
363 {
364         unsigned long flags;
365         int b;
366         int p;
367
368         local_irq_save(flags);
369         for (b = 0; b < tegra_gpio_bank_count; b++) {
370                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
371
372                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
373                         unsigned int gpio = (b<<5) | (p<<3);
374                         bank->cnf[p] = tegra_gpio_readl(GPIO_CNF(gpio));
375                         bank->out[p] = tegra_gpio_readl(GPIO_OUT(gpio));
376                         bank->oe[p] = tegra_gpio_readl(GPIO_OE(gpio));
377                         bank->int_enb[p] = tegra_gpio_readl(GPIO_INT_ENB(gpio));
378                         bank->int_lvl[p] = tegra_gpio_readl(GPIO_INT_LVL(gpio));
379
380                         /* disable gpio interrupts that are not wake sources */
381                         tegra_gpio_writel(bank->wake_enb[p], GPIO_INT_ENB(gpio));
382                 }
383         }
384         local_irq_restore(flags);
385
386         return 0;
387 }
388
389 static int tegra_update_lp1_gpio_wake(struct irq_data *d, bool enable)
390 {
391 #ifdef CONFIG_PM_SLEEP
392         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
393         u8 mask;
394         u8 port_index;
395         u8 pin_index_in_bank;
396         u8 pin_in_port;
397         int gpio = d->hwirq;
398
399         if (gpio < 0)
400                 return -EIO;
401         pin_index_in_bank = (gpio & 0x1F);
402         port_index = pin_index_in_bank >> 3;
403         pin_in_port = (pin_index_in_bank & 0x7);
404         mask = BIT(pin_in_port);
405         if (enable)
406                 bank->wake_enb[port_index] |= mask;
407         else
408                 bank->wake_enb[port_index] &= ~mask;
409 #endif
410
411         return 0;
412 }
413
414 static int tegra_gpio_irq_set_wake(struct irq_data *d, unsigned int enable)
415 {
416         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
417         int ret = 0;
418         int wake = tegra_gpio_to_wake(d->hwirq);
419
420         /*
421          * update LP1 mask for gpio port/pin interrupt
422          * LP1 enable independent of LP0 wake support
423          */
424         ret = tegra_update_lp1_gpio_wake(d, enable);
425         if (ret) {
426                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
427                         (enable ? "enable" : "disable"), d->irq, ret);
428                 goto fail;
429         }
430
431         /* LP1 enable for bank interrupt */
432         if (enable) {
433                 if (bank->wake_depth++ == 0) {
434                         ret = tegra_update_lp1_irq_wake(bank->irq, enable);
435                         if (ret)
436                                 bank->wake_depth = 0;
437                 }
438         } else {
439                 if (bank->wake_depth == 0) {
440                         WARN(1, "Unbalanced IRQ %d wake disable\n", bank->irq);
441                 } else if (--bank->wake_depth == 0) {
442                         ret = tegra_update_lp1_irq_wake(bank->irq, enable);
443                         if (ret)
444                                 bank->wake_depth = 1;
445                 }
446         }
447         if (ret)
448                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
449                         (enable ? "enable" : "disable"), bank->irq, ret);
450
451         if (wake < 0)
452                 pr_err("Warning: enabling a non-LP0 wake source %lu\n",
453                         d->hwirq);
454         else {
455                 ret = tegra_pm_irq_set_wake(wake, enable);
456                 if (ret)
457                         pr_err("Failed gpio lp0 %s for irq=%d, error=%d\n",
458                                 (enable ? "enable" : "disable"), d->irq, ret);
459         }
460
461 fail:
462         return ret;
463 }
464 #else
465 #define tegra_gpio_irq_set_wake NULL
466 #define tegra_update_lp1_gpio_wake NULL
467 #endif
468
469 static struct syscore_ops tegra_gpio_syscore_ops = {
470         .suspend = tegra_gpio_suspend,
471         .resume = tegra_gpio_resume,
472         .save = tegra_gpio_suspend,
473         .restore = tegra_gpio_resume,
474 };
475
476 static struct irq_chip tegra_gpio_irq_chip = {
477         .name           = "GPIO",
478         .irq_ack        = tegra_gpio_irq_ack,
479         .irq_mask       = tegra_gpio_irq_mask,
480         .irq_unmask     = tegra_gpio_irq_unmask,
481         .irq_set_type   = tegra_gpio_irq_set_type,
482         .irq_set_wake   = tegra_gpio_irq_set_wake,
483         .flags          = IRQCHIP_MASK_ON_SUSPEND,
484 };
485
486 struct tegra_gpio_soc_config {
487         u32 bank_stride;
488         u32 upper_offset;
489 };
490
491 static struct tegra_gpio_soc_config tegra20_gpio_config = {
492         .bank_stride = 0x80,
493         .upper_offset = 0x800,
494 };
495
496 static struct tegra_gpio_soc_config tegra30_gpio_config = {
497         .bank_stride = 0x100,
498         .upper_offset = 0x80,
499 };
500
501 static struct of_device_id tegra_gpio_of_match[] = {
502         { .compatible = "nvidia,tegra124-gpio", .data = &tegra30_gpio_config },
503         { .compatible = "nvidia,tegra148-gpio", .data = &tegra30_gpio_config },
504         { .compatible = "nvidia,tegra114-gpio", .data = &tegra30_gpio_config },
505         { .compatible = "nvidia,tegra30-gpio", .data = &tegra30_gpio_config },
506         { .compatible = "nvidia,tegra20-gpio", .data = &tegra20_gpio_config },
507         { },
508 };
509
510 /* This lock class tells lockdep that GPIO irqs are in a different
511  * category than their parents, so it won't report false recursion.
512  */
513 static struct lock_class_key gpio_lock_class;
514
515 static int tegra_gpio_probe(struct platform_device *pdev)
516 {
517         const struct of_device_id *match;
518         struct tegra_gpio_soc_config *config;
519         struct resource *res;
520         struct tegra_gpio_bank *bank;
521         int gpio;
522         int i;
523         int j;
524
525         match = of_match_device(tegra_gpio_of_match, &pdev->dev);
526         if (!match) {
527                 dev_err(&pdev->dev, "Error: No device match found\n");
528                 return -ENODEV;
529         }
530         config = (struct tegra_gpio_soc_config *)match->data;
531
532         tegra_gpio_bank_stride = config->bank_stride;
533         tegra_gpio_upper_offset = config->upper_offset;
534
535         for (;;) {
536                 res = platform_get_resource(pdev, IORESOURCE_IRQ, tegra_gpio_bank_count);
537                 if (!res)
538                         break;
539                 tegra_gpio_bank_count++;
540         }
541         if (!tegra_gpio_bank_count) {
542                 dev_err(&pdev->dev, "Missing IRQ resource\n");
543                 return -ENODEV;
544         }
545
546         tegra_gpio_chip.dev = &pdev->dev;
547         tegra_gpio_chip.ngpio = tegra_gpio_bank_count * 32;
548
549         tegra_gpio_banks = devm_kzalloc(&pdev->dev,
550                         tegra_gpio_bank_count * sizeof(*tegra_gpio_banks),
551                         GFP_KERNEL);
552         if (!tegra_gpio_banks) {
553                 dev_err(&pdev->dev, "Couldn't allocate bank structure\n");
554                 return -ENODEV;
555         }
556
557         irq_domain = irq_domain_add_linear(pdev->dev.of_node,
558                                            tegra_gpio_chip.ngpio,
559                                            &irq_domain_simple_ops, NULL);
560         if (!irq_domain)
561                 return -ENODEV;
562
563         for (i = 0; i < tegra_gpio_bank_count; i++) {
564                 res = platform_get_resource(pdev, IORESOURCE_IRQ, i);
565                 if (!res) {
566                         dev_err(&pdev->dev, "Missing IRQ resource\n");
567                         return -ENODEV;
568                 }
569
570                 bank = &tegra_gpio_banks[i];
571                 bank->bank = i;
572                 bank->irq = res->start;
573         }
574
575         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
576         if (!res) {
577                 dev_err(&pdev->dev, "Missing MEM resource\n");
578                 return -ENODEV;
579         }
580
581         regs = devm_ioremap_resource(&pdev->dev, res);
582         if (IS_ERR(regs))
583                 return PTR_ERR(regs);
584
585         for (i = 0; i < tegra_gpio_bank_count; i++) {
586                 for (j = 0; j < 4; j++) {
587                         int gpio = tegra_gpio_compose(i, j, 0);
588                         tegra_gpio_writel(0x00, GPIO_INT_ENB(gpio));
589                         tegra_gpio_writel(0x00, GPIO_INT_STA(gpio));
590                 }
591         }
592
593         tegra_gpio_chip.of_node = pdev->dev.of_node;
594
595         gpiochip_add(&tegra_gpio_chip);
596
597         for (gpio = 0; gpio < tegra_gpio_chip.ngpio; gpio++) {
598                 int irq = irq_create_mapping(irq_domain, gpio);
599                 /* No validity check; all Tegra GPIOs are valid IRQs */
600
601                 bank = &tegra_gpio_banks[GPIO_BANK(gpio)];
602
603                 irq_set_lockdep_class(irq, &gpio_lock_class);
604                 irq_set_chip_data(irq, bank);
605                 irq_set_chip_and_handler(irq, &tegra_gpio_irq_chip,
606                                          handle_simple_irq);
607                 set_irq_flags(irq, IRQF_VALID);
608         }
609
610         for (i = 0; i < tegra_gpio_bank_count; i++) {
611                 bank = &tegra_gpio_banks[i];
612
613                 for (j = 0; j < 4; j++)
614                         spin_lock_init(&bank->lvl_lock[j]);
615
616                 irq_set_handler_data(bank->irq, bank);
617                 irq_set_chained_handler(bank->irq, tegra_gpio_irq_handler);
618
619         }
620
621         return 0;
622 }
623
624 static struct platform_driver tegra_gpio_driver = {
625         .driver         = {
626                 .name   = "tegra-gpio",
627                 .owner  = THIS_MODULE,
628                 .of_match_table = tegra_gpio_of_match,
629         },
630         .probe          = tegra_gpio_probe,
631 };
632
633 static int __init tegra_gpio_init(void)
634 {
635         register_syscore_ops(&tegra_gpio_syscore_ops);
636         return platform_driver_register(&tegra_gpio_driver);
637 }
638 postcore_initcall(tegra_gpio_init);
639
640 #ifdef  CONFIG_DEBUG_FS
641
642 #include <linux/debugfs.h>
643 #include <linux/seq_file.h>
644
645 static int dbg_gpio_show(struct seq_file *s, void *unused)
646 {
647         int i;
648         int j;
649         char x,y;
650
651         x = ' ';
652         y = 'A';
653
654         seq_printf(s, "Name:Bank:Port CNF OE OUT IN INT_STA INT_ENB INT_LVL\n");
655         for (i = 0; i < tegra_gpio_bank_count; i++) {
656                 for (j = 0; j < 4; j++) {
657                         int gpio = tegra_gpio_compose(i, j, 0);
658                         seq_printf(s,
659                                 "%c%c: %d:%d %02x %02x %02x %02x %02x %02x %06x\n",
660                                 x, y, i, j,
661                                 tegra_gpio_readl(GPIO_CNF(gpio)),
662                                 tegra_gpio_readl(GPIO_OE(gpio)),
663                                 tegra_gpio_readl(GPIO_OUT(gpio)),
664                                 tegra_gpio_readl(GPIO_IN(gpio)),
665                                 tegra_gpio_readl(GPIO_INT_STA(gpio)),
666                                 tegra_gpio_readl(GPIO_INT_ENB(gpio)),
667                                 tegra_gpio_readl(GPIO_INT_LVL(gpio)));
668
669                         if (x != ' ')
670                                 x++;
671                         if (y == 'Z') {
672                                 y = 'A';
673                                 x = 'A';
674                         } else {
675                                 y++;
676                         };
677                 }
678         }
679         return 0;
680 }
681
682 static int dbg_gpio_open(struct inode *inode, struct file *file)
683 {
684         return single_open(file, dbg_gpio_show, &inode->i_private);
685 }
686
687 static const struct file_operations debug_fops = {
688         .open           = dbg_gpio_open,
689         .read           = seq_read,
690         .llseek         = seq_lseek,
691         .release        = single_release,
692 };
693
694 static int __init tegra_gpio_debuginit(void)
695 {
696         (void) debugfs_create_file("tegra_gpio", S_IRUGO,
697                                         NULL, NULL, &debug_fops);
698         return 0;
699 }
700 late_initcall(tegra_gpio_debuginit);
701 #endif