Merge tag 'boards-for-linus' of git://git.kernel.org/pub/scm/linux/kernel/git/arm...
[linux-3.10.git] / drivers / gpio / gpio-pxa.c
1 /*
2  *  linux/arch/arm/plat-pxa/gpio.c
3  *
4  *  Generic PXA GPIO handling
5  *
6  *  Author:     Nicolas Pitre
7  *  Created:    Jun 15, 2001
8  *  Copyright:  MontaVista Software Inc.
9  *
10  *  This program is free software; you can redistribute it and/or modify
11  *  it under the terms of the GNU General Public License version 2 as
12  *  published by the Free Software Foundation.
13  */
14 #include <linux/module.h>
15 #include <linux/clk.h>
16 #include <linux/err.h>
17 #include <linux/gpio.h>
18 #include <linux/gpio-pxa.h>
19 #include <linux/init.h>
20 #include <linux/irq.h>
21 #include <linux/irqdomain.h>
22 #include <linux/irqchip/chained_irq.h>
23 #include <linux/io.h>
24 #include <linux/of.h>
25 #include <linux/of_device.h>
26 #include <linux/platform_device.h>
27 #include <linux/syscore_ops.h>
28 #include <linux/slab.h>
29
30 #include <mach/irqs.h>
31
32 /*
33  * We handle the GPIOs by banks, each bank covers up to 32 GPIOs with
34  * one set of registers. The register offsets are organized below:
35  *
36  *           GPLR    GPDR    GPSR    GPCR    GRER    GFER    GEDR
37  * BANK 0 - 0x0000  0x000C  0x0018  0x0024  0x0030  0x003C  0x0048
38  * BANK 1 - 0x0004  0x0010  0x001C  0x0028  0x0034  0x0040  0x004C
39  * BANK 2 - 0x0008  0x0014  0x0020  0x002C  0x0038  0x0044  0x0050
40  *
41  * BANK 3 - 0x0100  0x010C  0x0118  0x0124  0x0130  0x013C  0x0148
42  * BANK 4 - 0x0104  0x0110  0x011C  0x0128  0x0134  0x0140  0x014C
43  * BANK 5 - 0x0108  0x0114  0x0120  0x012C  0x0138  0x0144  0x0150
44  *
45  * NOTE:
46  *   BANK 3 is only available on PXA27x and later processors.
47  *   BANK 4 and 5 are only available on PXA935
48  */
49
50 #define GPLR_OFFSET     0x00
51 #define GPDR_OFFSET     0x0C
52 #define GPSR_OFFSET     0x18
53 #define GPCR_OFFSET     0x24
54 #define GRER_OFFSET     0x30
55 #define GFER_OFFSET     0x3C
56 #define GEDR_OFFSET     0x48
57 #define GAFR_OFFSET     0x54
58 #define ED_MASK_OFFSET  0x9C    /* GPIO edge detection for AP side */
59
60 #define BANK_OFF(n)     (((n) < 3) ? (n) << 2 : 0x100 + (((n) - 3) << 2))
61
62 int pxa_last_gpio;
63 static int irq_base;
64
65 #ifdef CONFIG_OF
66 static struct irq_domain *domain;
67 static struct device_node *pxa_gpio_of_node;
68 #endif
69
70 struct pxa_gpio_chip {
71         struct gpio_chip chip;
72         void __iomem    *regbase;
73         char label[10];
74
75         unsigned long   irq_mask;
76         unsigned long   irq_edge_rise;
77         unsigned long   irq_edge_fall;
78         int (*set_wake)(unsigned int gpio, unsigned int on);
79
80 #ifdef CONFIG_PM
81         unsigned long   saved_gplr;
82         unsigned long   saved_gpdr;
83         unsigned long   saved_grer;
84         unsigned long   saved_gfer;
85 #endif
86 };
87
88 enum pxa_gpio_type {
89         PXA25X_GPIO = 0,
90         PXA26X_GPIO,
91         PXA27X_GPIO,
92         PXA3XX_GPIO,
93         PXA93X_GPIO,
94         MMP_GPIO = 0x10,
95         MMP2_GPIO,
96 };
97
98 struct pxa_gpio_id {
99         enum pxa_gpio_type      type;
100         int                     gpio_nums;
101 };
102
103 static DEFINE_SPINLOCK(gpio_lock);
104 static struct pxa_gpio_chip *pxa_gpio_chips;
105 static enum pxa_gpio_type gpio_type;
106 static void __iomem *gpio_reg_base;
107
108 static struct pxa_gpio_id pxa25x_id = {
109         .type           = PXA25X_GPIO,
110         .gpio_nums      = 85,
111 };
112
113 static struct pxa_gpio_id pxa26x_id = {
114         .type           = PXA26X_GPIO,
115         .gpio_nums      = 90,
116 };
117
118 static struct pxa_gpio_id pxa27x_id = {
119         .type           = PXA27X_GPIO,
120         .gpio_nums      = 121,
121 };
122
123 static struct pxa_gpio_id pxa3xx_id = {
124         .type           = PXA3XX_GPIO,
125         .gpio_nums      = 128,
126 };
127
128 static struct pxa_gpio_id pxa93x_id = {
129         .type           = PXA93X_GPIO,
130         .gpio_nums      = 192,
131 };
132
133 static struct pxa_gpio_id mmp_id = {
134         .type           = MMP_GPIO,
135         .gpio_nums      = 128,
136 };
137
138 static struct pxa_gpio_id mmp2_id = {
139         .type           = MMP2_GPIO,
140         .gpio_nums      = 192,
141 };
142
143 #define for_each_gpio_chip(i, c)                        \
144         for (i = 0, c = &pxa_gpio_chips[0]; i <= pxa_last_gpio; i += 32, c++)
145
146 static inline void __iomem *gpio_chip_base(struct gpio_chip *c)
147 {
148         return container_of(c, struct pxa_gpio_chip, chip)->regbase;
149 }
150
151 static inline struct pxa_gpio_chip *gpio_to_pxachip(unsigned gpio)
152 {
153         return &pxa_gpio_chips[gpio_to_bank(gpio)];
154 }
155
156 static inline int gpio_is_pxa_type(int type)
157 {
158         return (type & MMP_GPIO) == 0;
159 }
160
161 static inline int gpio_is_mmp_type(int type)
162 {
163         return (type & MMP_GPIO) != 0;
164 }
165
166 /* GPIO86/87/88/89 on PXA26x have their direction bits in PXA_GPDR(2 inverted,
167  * as well as their Alternate Function value being '1' for GPIO in GAFRx.
168  */
169 static inline int __gpio_is_inverted(int gpio)
170 {
171         if ((gpio_type == PXA26X_GPIO) && (gpio > 85))
172                 return 1;
173         return 0;
174 }
175
176 /*
177  * On PXA25x and PXA27x, GAFRx and GPDRx together decide the alternate
178  * function of a GPIO, and GPDRx cannot be altered once configured. It
179  * is attributed as "occupied" here (I know this terminology isn't
180  * accurate, you are welcome to propose a better one :-)
181  */
182 static inline int __gpio_is_occupied(unsigned gpio)
183 {
184         struct pxa_gpio_chip *pxachip;
185         void __iomem *base;
186         unsigned long gafr = 0, gpdr = 0;
187         int ret, af = 0, dir = 0;
188
189         pxachip = gpio_to_pxachip(gpio);
190         base = gpio_chip_base(&pxachip->chip);
191         gpdr = readl_relaxed(base + GPDR_OFFSET);
192
193         switch (gpio_type) {
194         case PXA25X_GPIO:
195         case PXA26X_GPIO:
196         case PXA27X_GPIO:
197                 gafr = readl_relaxed(base + GAFR_OFFSET);
198                 af = (gafr >> ((gpio & 0xf) * 2)) & 0x3;
199                 dir = gpdr & GPIO_bit(gpio);
200
201                 if (__gpio_is_inverted(gpio))
202                         ret = (af != 1) || (dir == 0);
203                 else
204                         ret = (af != 0) || (dir != 0);
205                 break;
206         default:
207                 ret = gpdr & GPIO_bit(gpio);
208                 break;
209         }
210         return ret;
211 }
212
213 static int pxa_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
214 {
215         return chip->base + offset + irq_base;
216 }
217
218 int pxa_irq_to_gpio(int irq)
219 {
220         return irq - irq_base;
221 }
222
223 static int pxa_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
224 {
225         void __iomem *base = gpio_chip_base(chip);
226         uint32_t value, mask = 1 << offset;
227         unsigned long flags;
228
229         spin_lock_irqsave(&gpio_lock, flags);
230
231         value = readl_relaxed(base + GPDR_OFFSET);
232         if (__gpio_is_inverted(chip->base + offset))
233                 value |= mask;
234         else
235                 value &= ~mask;
236         writel_relaxed(value, base + GPDR_OFFSET);
237
238         spin_unlock_irqrestore(&gpio_lock, flags);
239         return 0;
240 }
241
242 static int pxa_gpio_direction_output(struct gpio_chip *chip,
243                                      unsigned offset, int value)
244 {
245         void __iomem *base = gpio_chip_base(chip);
246         uint32_t tmp, mask = 1 << offset;
247         unsigned long flags;
248
249         writel_relaxed(mask, base + (value ? GPSR_OFFSET : GPCR_OFFSET));
250
251         spin_lock_irqsave(&gpio_lock, flags);
252
253         tmp = readl_relaxed(base + GPDR_OFFSET);
254         if (__gpio_is_inverted(chip->base + offset))
255                 tmp &= ~mask;
256         else
257                 tmp |= mask;
258         writel_relaxed(tmp, base + GPDR_OFFSET);
259
260         spin_unlock_irqrestore(&gpio_lock, flags);
261         return 0;
262 }
263
264 static int pxa_gpio_get(struct gpio_chip *chip, unsigned offset)
265 {
266         return readl_relaxed(gpio_chip_base(chip) + GPLR_OFFSET) & (1 << offset);
267 }
268
269 static void pxa_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
270 {
271         writel_relaxed(1 << offset, gpio_chip_base(chip) +
272                                 (value ? GPSR_OFFSET : GPCR_OFFSET));
273 }
274
275 #ifdef CONFIG_OF_GPIO
276 static int pxa_gpio_of_xlate(struct gpio_chip *gc,
277                              const struct of_phandle_args *gpiospec,
278                              u32 *flags)
279 {
280         if (gpiospec->args[0] > pxa_last_gpio)
281                 return -EINVAL;
282
283         if (gc != &pxa_gpio_chips[gpiospec->args[0] / 32].chip)
284                 return -EINVAL;
285
286         if (flags)
287                 *flags = gpiospec->args[1];
288
289         return gpiospec->args[0] % 32;
290 }
291 #endif
292
293 static int pxa_init_gpio_chip(int gpio_end,
294                                         int (*set_wake)(unsigned int, unsigned int))
295 {
296         int i, gpio, nbanks = gpio_to_bank(gpio_end) + 1;
297         struct pxa_gpio_chip *chips;
298
299         chips = kzalloc(nbanks * sizeof(struct pxa_gpio_chip), GFP_KERNEL);
300         if (chips == NULL) {
301                 pr_err("%s: failed to allocate GPIO chips\n", __func__);
302                 return -ENOMEM;
303         }
304
305         for (i = 0, gpio = 0; i < nbanks; i++, gpio += 32) {
306                 struct gpio_chip *c = &chips[i].chip;
307
308                 sprintf(chips[i].label, "gpio-%d", i);
309                 chips[i].regbase = gpio_reg_base + BANK_OFF(i);
310                 chips[i].set_wake = set_wake;
311
312                 c->base  = gpio;
313                 c->label = chips[i].label;
314
315                 c->direction_input  = pxa_gpio_direction_input;
316                 c->direction_output = pxa_gpio_direction_output;
317                 c->get = pxa_gpio_get;
318                 c->set = pxa_gpio_set;
319                 c->to_irq = pxa_gpio_to_irq;
320 #ifdef CONFIG_OF_GPIO
321                 c->of_node = pxa_gpio_of_node;
322                 c->of_xlate = pxa_gpio_of_xlate;
323                 c->of_gpio_n_cells = 2;
324 #endif
325
326                 /* number of GPIOs on last bank may be less than 32 */
327                 c->ngpio = (gpio + 31 > gpio_end) ? (gpio_end - gpio + 1) : 32;
328                 gpiochip_add(c);
329         }
330         pxa_gpio_chips = chips;
331         return 0;
332 }
333
334 /* Update only those GRERx and GFERx edge detection register bits if those
335  * bits are set in c->irq_mask
336  */
337 static inline void update_edge_detect(struct pxa_gpio_chip *c)
338 {
339         uint32_t grer, gfer;
340
341         grer = readl_relaxed(c->regbase + GRER_OFFSET) & ~c->irq_mask;
342         gfer = readl_relaxed(c->regbase + GFER_OFFSET) & ~c->irq_mask;
343         grer |= c->irq_edge_rise & c->irq_mask;
344         gfer |= c->irq_edge_fall & c->irq_mask;
345         writel_relaxed(grer, c->regbase + GRER_OFFSET);
346         writel_relaxed(gfer, c->regbase + GFER_OFFSET);
347 }
348
349 static int pxa_gpio_irq_type(struct irq_data *d, unsigned int type)
350 {
351         struct pxa_gpio_chip *c;
352         int gpio = pxa_irq_to_gpio(d->irq);
353         unsigned long gpdr, mask = GPIO_bit(gpio);
354
355         c = gpio_to_pxachip(gpio);
356
357         if (type == IRQ_TYPE_PROBE) {
358                 /* Don't mess with enabled GPIOs using preconfigured edges or
359                  * GPIOs set to alternate function or to output during probe
360                  */
361                 if ((c->irq_edge_rise | c->irq_edge_fall) & GPIO_bit(gpio))
362                         return 0;
363
364                 if (__gpio_is_occupied(gpio))
365                         return 0;
366
367                 type = IRQ_TYPE_EDGE_RISING | IRQ_TYPE_EDGE_FALLING;
368         }
369
370         gpdr = readl_relaxed(c->regbase + GPDR_OFFSET);
371
372         if (__gpio_is_inverted(gpio))
373                 writel_relaxed(gpdr | mask,  c->regbase + GPDR_OFFSET);
374         else
375                 writel_relaxed(gpdr & ~mask, c->regbase + GPDR_OFFSET);
376
377         if (type & IRQ_TYPE_EDGE_RISING)
378                 c->irq_edge_rise |= mask;
379         else
380                 c->irq_edge_rise &= ~mask;
381
382         if (type & IRQ_TYPE_EDGE_FALLING)
383                 c->irq_edge_fall |= mask;
384         else
385                 c->irq_edge_fall &= ~mask;
386
387         update_edge_detect(c);
388
389         pr_debug("%s: IRQ%d (GPIO%d) - edge%s%s\n", __func__, d->irq, gpio,
390                 ((type & IRQ_TYPE_EDGE_RISING)  ? " rising"  : ""),
391                 ((type & IRQ_TYPE_EDGE_FALLING) ? " falling" : ""));
392         return 0;
393 }
394
395 static void pxa_gpio_demux_handler(unsigned int irq, struct irq_desc *desc)
396 {
397         struct pxa_gpio_chip *c;
398         int loop, gpio, gpio_base, n;
399         unsigned long gedr;
400         struct irq_chip *chip = irq_desc_get_chip(desc);
401
402         chained_irq_enter(chip, desc);
403
404         do {
405                 loop = 0;
406                 for_each_gpio_chip(gpio, c) {
407                         gpio_base = c->chip.base;
408
409                         gedr = readl_relaxed(c->regbase + GEDR_OFFSET);
410                         gedr = gedr & c->irq_mask;
411                         writel_relaxed(gedr, c->regbase + GEDR_OFFSET);
412
413                         for_each_set_bit(n, &gedr, BITS_PER_LONG) {
414                                 loop = 1;
415
416                                 generic_handle_irq(gpio_to_irq(gpio_base + n));
417                         }
418                 }
419         } while (loop);
420
421         chained_irq_exit(chip, desc);
422 }
423
424 static void pxa_ack_muxed_gpio(struct irq_data *d)
425 {
426         int gpio = pxa_irq_to_gpio(d->irq);
427         struct pxa_gpio_chip *c = gpio_to_pxachip(gpio);
428
429         writel_relaxed(GPIO_bit(gpio), c->regbase + GEDR_OFFSET);
430 }
431
432 static void pxa_mask_muxed_gpio(struct irq_data *d)
433 {
434         int gpio = pxa_irq_to_gpio(d->irq);
435         struct pxa_gpio_chip *c = gpio_to_pxachip(gpio);
436         uint32_t grer, gfer;
437
438         c->irq_mask &= ~GPIO_bit(gpio);
439
440         grer = readl_relaxed(c->regbase + GRER_OFFSET) & ~GPIO_bit(gpio);
441         gfer = readl_relaxed(c->regbase + GFER_OFFSET) & ~GPIO_bit(gpio);
442         writel_relaxed(grer, c->regbase + GRER_OFFSET);
443         writel_relaxed(gfer, c->regbase + GFER_OFFSET);
444 }
445
446 static int pxa_gpio_set_wake(struct irq_data *d, unsigned int on)
447 {
448         int gpio = pxa_irq_to_gpio(d->irq);
449         struct pxa_gpio_chip *c = gpio_to_pxachip(gpio);
450
451         if (c->set_wake)
452                 return c->set_wake(gpio, on);
453         else
454                 return 0;
455 }
456
457 static void pxa_unmask_muxed_gpio(struct irq_data *d)
458 {
459         int gpio = pxa_irq_to_gpio(d->irq);
460         struct pxa_gpio_chip *c = gpio_to_pxachip(gpio);
461
462         c->irq_mask |= GPIO_bit(gpio);
463         update_edge_detect(c);
464 }
465
466 static struct irq_chip pxa_muxed_gpio_chip = {
467         .name           = "GPIO",
468         .irq_ack        = pxa_ack_muxed_gpio,
469         .irq_mask       = pxa_mask_muxed_gpio,
470         .irq_unmask     = pxa_unmask_muxed_gpio,
471         .irq_set_type   = pxa_gpio_irq_type,
472         .irq_set_wake   = pxa_gpio_set_wake,
473 };
474
475 static int pxa_gpio_nums(struct platform_device *pdev)
476 {
477         const struct platform_device_id *id = platform_get_device_id(pdev);
478         struct pxa_gpio_id *pxa_id = (struct pxa_gpio_id *)id->driver_data;
479         int count = 0;
480
481         switch (pxa_id->type) {
482         case PXA25X_GPIO:
483         case PXA26X_GPIO:
484         case PXA27X_GPIO:
485         case PXA3XX_GPIO:
486         case PXA93X_GPIO:
487         case MMP_GPIO:
488         case MMP2_GPIO:
489                 gpio_type = pxa_id->type;
490                 count = pxa_id->gpio_nums - 1;
491                 break;
492         default:
493                 count = -EINVAL;
494                 break;
495         }
496         return count;
497 }
498
499 #ifdef CONFIG_OF
500 static struct of_device_id pxa_gpio_dt_ids[] = {
501         { .compatible = "intel,pxa25x-gpio",    .data = &pxa25x_id, },
502         { .compatible = "intel,pxa26x-gpio",    .data = &pxa26x_id, },
503         { .compatible = "intel,pxa27x-gpio",    .data = &pxa27x_id, },
504         { .compatible = "intel,pxa3xx-gpio",    .data = &pxa3xx_id, },
505         { .compatible = "marvell,pxa93x-gpio",  .data = &pxa93x_id, },
506         { .compatible = "marvell,mmp-gpio",     .data = &mmp_id, },
507         { .compatible = "marvell,mmp2-gpio",    .data = &mmp2_id, },
508         {}
509 };
510
511 static int pxa_irq_domain_map(struct irq_domain *d, unsigned int irq,
512                               irq_hw_number_t hw)
513 {
514         irq_set_chip_and_handler(irq, &pxa_muxed_gpio_chip,
515                                  handle_edge_irq);
516         set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
517         return 0;
518 }
519
520 const struct irq_domain_ops pxa_irq_domain_ops = {
521         .map    = pxa_irq_domain_map,
522         .xlate  = irq_domain_xlate_twocell,
523 };
524
525 static int pxa_gpio_probe_dt(struct platform_device *pdev)
526 {
527         int ret, nr_gpios;
528         struct device_node *prev, *next, *np = pdev->dev.of_node;
529         const struct of_device_id *of_id =
530                                 of_match_device(pxa_gpio_dt_ids, &pdev->dev);
531         const struct pxa_gpio_id *gpio_id;
532
533         if (!of_id || !of_id->data) {
534                 dev_err(&pdev->dev, "Failed to find gpio controller\n");
535                 return -EFAULT;
536         }
537         gpio_id = of_id->data;
538         gpio_type = gpio_id->type;
539
540         next = of_get_next_child(np, NULL);
541         prev = next;
542         if (!next) {
543                 dev_err(&pdev->dev, "Failed to find child gpio node\n");
544                 ret = -EINVAL;
545                 goto err;
546         }
547         of_node_put(prev);
548         nr_gpios = gpio_id->gpio_nums;
549         pxa_last_gpio = nr_gpios - 1;
550
551         irq_base = irq_alloc_descs(-1, 0, nr_gpios, 0);
552         if (irq_base < 0) {
553                 dev_err(&pdev->dev, "Failed to allocate IRQ numbers\n");
554                 goto err;
555         }
556         domain = irq_domain_add_legacy(np, nr_gpios, irq_base, 0,
557                                        &pxa_irq_domain_ops, NULL);
558         pxa_gpio_of_node = np;
559         return 0;
560 err:
561         iounmap(gpio_reg_base);
562         return ret;
563 }
564 #else
565 #define pxa_gpio_probe_dt(pdev)         (-1)
566 #endif
567
568 static int pxa_gpio_probe(struct platform_device *pdev)
569 {
570         struct pxa_gpio_chip *c;
571         struct resource *res;
572         struct clk *clk;
573         struct pxa_gpio_platform_data *info;
574         int gpio, irq, ret, use_of = 0;
575         int irq0 = 0, irq1 = 0, irq_mux, gpio_offset = 0;
576
577         info = dev_get_platdata(&pdev->dev);
578         if (info) {
579                 irq_base = info->irq_base;
580                 if (irq_base <= 0)
581                         return -EINVAL;
582                 pxa_last_gpio = pxa_gpio_nums(pdev);
583         } else {
584                 irq_base = 0;
585                 use_of = 1;
586                 ret = pxa_gpio_probe_dt(pdev);
587                 if (ret < 0)
588                         return -EINVAL;
589         }
590
591         if (!pxa_last_gpio)
592                 return -EINVAL;
593
594         irq0 = platform_get_irq_byname(pdev, "gpio0");
595         irq1 = platform_get_irq_byname(pdev, "gpio1");
596         irq_mux = platform_get_irq_byname(pdev, "gpio_mux");
597         if ((irq0 > 0 && irq1 <= 0) || (irq0 <= 0 && irq1 > 0)
598                 || (irq_mux <= 0))
599                 return -EINVAL;
600         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
601         if (!res)
602                 return -EINVAL;
603         gpio_reg_base = ioremap(res->start, resource_size(res));
604         if (!gpio_reg_base)
605                 return -EINVAL;
606
607         if (irq0 > 0)
608                 gpio_offset = 2;
609
610         clk = clk_get(&pdev->dev, NULL);
611         if (IS_ERR(clk)) {
612                 dev_err(&pdev->dev, "Error %ld to get gpio clock\n",
613                         PTR_ERR(clk));
614                 iounmap(gpio_reg_base);
615                 return PTR_ERR(clk);
616         }
617         ret = clk_prepare_enable(clk);
618         if (ret) {
619                 clk_put(clk);
620                 iounmap(gpio_reg_base);
621                 return ret;
622         }
623
624         /* Initialize GPIO chips */
625         pxa_init_gpio_chip(pxa_last_gpio, info ? info->gpio_set_wake : NULL);
626
627         /* clear all GPIO edge detects */
628         for_each_gpio_chip(gpio, c) {
629                 writel_relaxed(0, c->regbase + GFER_OFFSET);
630                 writel_relaxed(0, c->regbase + GRER_OFFSET);
631                 writel_relaxed(~0,c->regbase + GEDR_OFFSET);
632                 /* unmask GPIO edge detect for AP side */
633                 if (gpio_is_mmp_type(gpio_type))
634                         writel_relaxed(~0, c->regbase + ED_MASK_OFFSET);
635         }
636
637         if (!use_of) {
638 #ifdef CONFIG_ARCH_PXA
639                 irq = gpio_to_irq(0);
640                 irq_set_chip_and_handler(irq, &pxa_muxed_gpio_chip,
641                                          handle_edge_irq);
642                 set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
643                 irq_set_chained_handler(IRQ_GPIO0, pxa_gpio_demux_handler);
644
645                 irq = gpio_to_irq(1);
646                 irq_set_chip_and_handler(irq, &pxa_muxed_gpio_chip,
647                                          handle_edge_irq);
648                 set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
649                 irq_set_chained_handler(IRQ_GPIO1, pxa_gpio_demux_handler);
650 #endif
651
652                 for (irq  = gpio_to_irq(gpio_offset);
653                         irq <= gpio_to_irq(pxa_last_gpio); irq++) {
654                         irq_set_chip_and_handler(irq, &pxa_muxed_gpio_chip,
655                                                  handle_edge_irq);
656                         set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
657                 }
658         }
659
660         irq_set_chained_handler(irq_mux, pxa_gpio_demux_handler);
661         return 0;
662 }
663
664 static const struct platform_device_id gpio_id_table[] = {
665         { "pxa25x-gpio",        (unsigned long)&pxa25x_id },
666         { "pxa26x-gpio",        (unsigned long)&pxa26x_id },
667         { "pxa27x-gpio",        (unsigned long)&pxa27x_id },
668         { "pxa3xx-gpio",        (unsigned long)&pxa3xx_id },
669         { "pxa93x-gpio",        (unsigned long)&pxa93x_id },
670         { "mmp-gpio",           (unsigned long)&mmp_id },
671         { "mmp2-gpio",          (unsigned long)&mmp2_id },
672         { },
673 };
674
675 static struct platform_driver pxa_gpio_driver = {
676         .probe          = pxa_gpio_probe,
677         .driver         = {
678                 .name   = "pxa-gpio",
679                 .of_match_table = of_match_ptr(pxa_gpio_dt_ids),
680         },
681         .id_table       = gpio_id_table,
682 };
683
684 static int __init pxa_gpio_init(void)
685 {
686         return platform_driver_register(&pxa_gpio_driver);
687 }
688 postcore_initcall(pxa_gpio_init);
689
690 #ifdef CONFIG_PM
691 static int pxa_gpio_suspend(void)
692 {
693         struct pxa_gpio_chip *c;
694         int gpio;
695
696         for_each_gpio_chip(gpio, c) {
697                 c->saved_gplr = readl_relaxed(c->regbase + GPLR_OFFSET);
698                 c->saved_gpdr = readl_relaxed(c->regbase + GPDR_OFFSET);
699                 c->saved_grer = readl_relaxed(c->regbase + GRER_OFFSET);
700                 c->saved_gfer = readl_relaxed(c->regbase + GFER_OFFSET);
701
702                 /* Clear GPIO transition detect bits */
703                 writel_relaxed(0xffffffff, c->regbase + GEDR_OFFSET);
704         }
705         return 0;
706 }
707
708 static void pxa_gpio_resume(void)
709 {
710         struct pxa_gpio_chip *c;
711         int gpio;
712
713         for_each_gpio_chip(gpio, c) {
714                 /* restore level with set/clear */
715                 writel_relaxed( c->saved_gplr, c->regbase + GPSR_OFFSET);
716                 writel_relaxed(~c->saved_gplr, c->regbase + GPCR_OFFSET);
717
718                 writel_relaxed(c->saved_grer, c->regbase + GRER_OFFSET);
719                 writel_relaxed(c->saved_gfer, c->regbase + GFER_OFFSET);
720                 writel_relaxed(c->saved_gpdr, c->regbase + GPDR_OFFSET);
721         }
722 }
723 #else
724 #define pxa_gpio_suspend        NULL
725 #define pxa_gpio_resume         NULL
726 #endif
727
728 struct syscore_ops pxa_gpio_syscore_ops = {
729         .suspend        = pxa_gpio_suspend,
730         .resume         = pxa_gpio_resume,
731 };
732
733 static int __init pxa_gpio_sysinit(void)
734 {
735         register_syscore_ops(&pxa_gpio_syscore_ops);
736         return 0;
737 }
738 postcore_initcall(pxa_gpio_sysinit);