libata: convert to iomap
[linux-3.10.git] / drivers / ata / sata_sil24.c
1 /*
2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
3  *
4  * Copyright 2005  Tejun Heo
5  *
6  * Based on preview driver from Silicon Image.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of the GNU General Public License as published by the
10  * Free Software Foundation; either version 2, or (at your option) any
11  * later version.
12  *
13  * This program is distributed in the hope that it will be useful, but
14  * WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
16  * General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/module.h>
22 #include <linux/pci.h>
23 #include <linux/blkdev.h>
24 #include <linux/delay.h>
25 #include <linux/interrupt.h>
26 #include <linux/dma-mapping.h>
27 #include <linux/device.h>
28 #include <scsi/scsi_host.h>
29 #include <scsi/scsi_cmnd.h>
30 #include <linux/libata.h>
31
32 #define DRV_NAME        "sata_sil24"
33 #define DRV_VERSION     "0.3"
34
35 /*
36  * Port request block (PRB) 32 bytes
37  */
38 struct sil24_prb {
39         __le16  ctrl;
40         __le16  prot;
41         __le32  rx_cnt;
42         u8      fis[6 * 4];
43 };
44
45 /*
46  * Scatter gather entry (SGE) 16 bytes
47  */
48 struct sil24_sge {
49         __le64  addr;
50         __le32  cnt;
51         __le32  flags;
52 };
53
54 /*
55  * Port multiplier
56  */
57 struct sil24_port_multiplier {
58         __le32  diag;
59         __le32  sactive;
60 };
61
62 enum {
63         SIL24_HOST_BAR          = 0,
64         SIL24_PORT_BAR          = 2,
65
66         /*
67          * Global controller registers (128 bytes @ BAR0)
68          */
69                 /* 32 bit regs */
70         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
71         HOST_CTRL               = 0x40,
72         HOST_IRQ_STAT           = 0x44,
73         HOST_PHY_CFG            = 0x48,
74         HOST_BIST_CTRL          = 0x50,
75         HOST_BIST_PTRN          = 0x54,
76         HOST_BIST_STAT          = 0x58,
77         HOST_MEM_BIST_STAT      = 0x5c,
78         HOST_FLASH_CMD          = 0x70,
79                 /* 8 bit regs */
80         HOST_FLASH_DATA         = 0x74,
81         HOST_TRANSITION_DETECT  = 0x75,
82         HOST_GPIO_CTRL          = 0x76,
83         HOST_I2C_ADDR           = 0x78, /* 32 bit */
84         HOST_I2C_DATA           = 0x7c,
85         HOST_I2C_XFER_CNT       = 0x7e,
86         HOST_I2C_CTRL           = 0x7f,
87
88         /* HOST_SLOT_STAT bits */
89         HOST_SSTAT_ATTN         = (1 << 31),
90
91         /* HOST_CTRL bits */
92         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
93         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
94         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
95         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
96         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
97         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
98
99         /*
100          * Port registers
101          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
102          */
103         PORT_REGS_SIZE          = 0x2000,
104
105         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
106         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
107
108         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
109         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
110         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
111         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
112
113                 /* 32 bit regs */
114         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
115         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
116         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
117         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
118         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
119         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
120         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
121         PORT_CMD_ERR            = 0x1024, /* command error number */
122         PORT_FIS_CFG            = 0x1028,
123         PORT_FIFO_THRES         = 0x102c,
124                 /* 16 bit regs */
125         PORT_DECODE_ERR_CNT     = 0x1040,
126         PORT_DECODE_ERR_THRESH  = 0x1042,
127         PORT_CRC_ERR_CNT        = 0x1044,
128         PORT_CRC_ERR_THRESH     = 0x1046,
129         PORT_HSHK_ERR_CNT       = 0x1048,
130         PORT_HSHK_ERR_THRESH    = 0x104a,
131                 /* 32 bit regs */
132         PORT_PHY_CFG            = 0x1050,
133         PORT_SLOT_STAT          = 0x1800,
134         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
135         PORT_CONTEXT            = 0x1e04,
136         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
137         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
138         PORT_SCONTROL           = 0x1f00,
139         PORT_SSTATUS            = 0x1f04,
140         PORT_SERROR             = 0x1f08,
141         PORT_SACTIVE            = 0x1f0c,
142
143         /* PORT_CTRL_STAT bits */
144         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
145         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
146         PORT_CS_INIT            = (1 << 2), /* port initialize */
147         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
148         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
149         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
150         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
151         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
152         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
153
154         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
155         /* bits[11:0] are masked */
156         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
157         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
158         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
159         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
160         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
161         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
162         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
163         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
164         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
165         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
166         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
167         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
168
169         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
170                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
171                                   PORT_IRQ_UNK_FIS,
172
173         /* bits[27:16] are unmasked (raw) */
174         PORT_IRQ_RAW_SHIFT      = 16,
175         PORT_IRQ_MASKED_MASK    = 0x7ff,
176         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
177
178         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
179         PORT_IRQ_STEER_SHIFT    = 30,
180         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
181
182         /* PORT_CMD_ERR constants */
183         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
184         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
185         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
186         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
187         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
188         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
189         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
190         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
191         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
192         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
193         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
194         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
195         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
196         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
197         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
198         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
199         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
200         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
201         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
202         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
203         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
204         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
205
206         /* bits of PRB control field */
207         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
208         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
209         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
210         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
211         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
212
213         /* PRB protocol field */
214         PRB_PROT_PACKET         = (1 << 0),
215         PRB_PROT_TCQ            = (1 << 1),
216         PRB_PROT_NCQ            = (1 << 2),
217         PRB_PROT_READ           = (1 << 3),
218         PRB_PROT_WRITE          = (1 << 4),
219         PRB_PROT_TRANSPARENT    = (1 << 5),
220
221         /*
222          * Other constants
223          */
224         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
225         SGE_LNK                 = (1 << 30), /* linked list
226                                                 Points to SGT, not SGE */
227         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
228                                                 data address ignored */
229
230         SIL24_MAX_CMDS          = 31,
231
232         /* board id */
233         BID_SIL3124             = 0,
234         BID_SIL3132             = 1,
235         BID_SIL3131             = 2,
236
237         /* host flags */
238         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
239                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
240                                   ATA_FLAG_NCQ | ATA_FLAG_SKIP_D2H_BSY,
241         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
242
243         IRQ_STAT_4PORTS         = 0xf,
244 };
245
246 struct sil24_ata_block {
247         struct sil24_prb prb;
248         struct sil24_sge sge[LIBATA_MAX_PRD];
249 };
250
251 struct sil24_atapi_block {
252         struct sil24_prb prb;
253         u8 cdb[16];
254         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
255 };
256
257 union sil24_cmd_block {
258         struct sil24_ata_block ata;
259         struct sil24_atapi_block atapi;
260 };
261
262 static struct sil24_cerr_info {
263         unsigned int err_mask, action;
264         const char *desc;
265 } sil24_cerr_db[] = {
266         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
267                                     "device error" },
268         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
269                                     "device error via D2H FIS" },
270         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
271                                     "device error via SDB FIS" },
272         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
273                                     "error in data FIS" },
274         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
275                                     "failed to transmit command FIS" },
276         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
277                                      "protocol mismatch" },
278         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
279                                     "data directon mismatch" },
280         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
281                                     "ran out of SGEs while writing" },
282         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
283                                     "ran out of SGEs while reading" },
284         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
285                                     "invalid data directon for ATAPI CDB" },
286         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
287                                      "SGT no on qword boundary" },
288         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
289                                     "PCI target abort while fetching SGT" },
290         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
291                                     "PCI master abort while fetching SGT" },
292         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
293                                     "PCI parity error while fetching SGT" },
294         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
295                                      "PRB not on qword boundary" },
296         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
297                                     "PCI target abort while fetching PRB" },
298         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
299                                     "PCI master abort while fetching PRB" },
300         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
301                                     "PCI parity error while fetching PRB" },
302         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
303                                     "undefined error while transferring data" },
304         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
305                                     "PCI target abort while transferring data" },
306         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
307                                     "PCI master abort while transferring data" },
308         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
309                                     "PCI parity error while transferring data" },
310         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
311                                     "FIS received while sending service FIS" },
312 };
313
314 /*
315  * ap->private_data
316  *
317  * The preview driver always returned 0 for status.  We emulate it
318  * here from the previous interrupt.
319  */
320 struct sil24_port_priv {
321         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
322         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
323         struct ata_taskfile tf;                 /* Cached taskfile registers */
324 };
325
326 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev);
327 static u8 sil24_check_status(struct ata_port *ap);
328 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg);
329 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
330 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
331 static void sil24_qc_prep(struct ata_queued_cmd *qc);
332 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
333 static void sil24_irq_clear(struct ata_port *ap);
334 static irqreturn_t sil24_interrupt(int irq, void *dev_instance);
335 static void sil24_freeze(struct ata_port *ap);
336 static void sil24_thaw(struct ata_port *ap);
337 static void sil24_error_handler(struct ata_port *ap);
338 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
339 static int sil24_port_start(struct ata_port *ap);
340 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
341 #ifdef CONFIG_PM
342 static int sil24_pci_device_resume(struct pci_dev *pdev);
343 #endif
344
345 static const struct pci_device_id sil24_pci_tbl[] = {
346         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
347         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
348         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
349         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
350         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
351
352         { } /* terminate list */
353 };
354
355 static struct pci_driver sil24_pci_driver = {
356         .name                   = DRV_NAME,
357         .id_table               = sil24_pci_tbl,
358         .probe                  = sil24_init_one,
359         .remove                 = ata_pci_remove_one,
360 #ifdef CONFIG_PM
361         .suspend                = ata_pci_device_suspend,
362         .resume                 = sil24_pci_device_resume,
363 #endif
364 };
365
366 static struct scsi_host_template sil24_sht = {
367         .module                 = THIS_MODULE,
368         .name                   = DRV_NAME,
369         .ioctl                  = ata_scsi_ioctl,
370         .queuecommand           = ata_scsi_queuecmd,
371         .change_queue_depth     = ata_scsi_change_queue_depth,
372         .can_queue              = SIL24_MAX_CMDS,
373         .this_id                = ATA_SHT_THIS_ID,
374         .sg_tablesize           = LIBATA_MAX_PRD,
375         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
376         .emulated               = ATA_SHT_EMULATED,
377         .use_clustering         = ATA_SHT_USE_CLUSTERING,
378         .proc_name              = DRV_NAME,
379         .dma_boundary           = ATA_DMA_BOUNDARY,
380         .slave_configure        = ata_scsi_slave_config,
381         .slave_destroy          = ata_scsi_slave_destroy,
382         .bios_param             = ata_std_bios_param,
383         .suspend                = ata_scsi_device_suspend,
384         .resume                 = ata_scsi_device_resume,
385 };
386
387 static const struct ata_port_operations sil24_ops = {
388         .port_disable           = ata_port_disable,
389
390         .dev_config             = sil24_dev_config,
391
392         .check_status           = sil24_check_status,
393         .check_altstatus        = sil24_check_status,
394         .dev_select             = ata_noop_dev_select,
395
396         .tf_read                = sil24_tf_read,
397
398         .qc_prep                = sil24_qc_prep,
399         .qc_issue               = sil24_qc_issue,
400
401         .irq_handler            = sil24_interrupt,
402         .irq_clear              = sil24_irq_clear,
403
404         .scr_read               = sil24_scr_read,
405         .scr_write              = sil24_scr_write,
406
407         .freeze                 = sil24_freeze,
408         .thaw                   = sil24_thaw,
409         .error_handler          = sil24_error_handler,
410         .post_internal_cmd      = sil24_post_internal_cmd,
411
412         .port_start             = sil24_port_start,
413 };
414
415 /*
416  * Use bits 30-31 of port_flags to encode available port numbers.
417  * Current maxium is 4.
418  */
419 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
420 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
421
422 static struct ata_port_info sil24_port_info[] = {
423         /* sil_3124 */
424         {
425                 .sht            = &sil24_sht,
426                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
427                                   SIL24_FLAG_PCIX_IRQ_WOC,
428                 .pio_mask       = 0x1f,                 /* pio0-4 */
429                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
430                 .udma_mask      = 0x3f,                 /* udma0-5 */
431                 .port_ops       = &sil24_ops,
432         },
433         /* sil_3132 */
434         {
435                 .sht            = &sil24_sht,
436                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
437                 .pio_mask       = 0x1f,                 /* pio0-4 */
438                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
439                 .udma_mask      = 0x3f,                 /* udma0-5 */
440                 .port_ops       = &sil24_ops,
441         },
442         /* sil_3131/sil_3531 */
443         {
444                 .sht            = &sil24_sht,
445                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
446                 .pio_mask       = 0x1f,                 /* pio0-4 */
447                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
448                 .udma_mask      = 0x3f,                 /* udma0-5 */
449                 .port_ops       = &sil24_ops,
450         },
451 };
452
453 static int sil24_tag(int tag)
454 {
455         if (unlikely(ata_tag_internal(tag)))
456                 return 0;
457         return tag;
458 }
459
460 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev)
461 {
462         void __iomem *port = ap->ioaddr.cmd_addr;
463
464         if (dev->cdb_len == 16)
465                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
466         else
467                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
468 }
469
470 static inline void sil24_update_tf(struct ata_port *ap)
471 {
472         struct sil24_port_priv *pp = ap->private_data;
473         void __iomem *port = ap->ioaddr.cmd_addr;
474         struct sil24_prb __iomem *prb = port;
475         u8 fis[6 * 4];
476
477         memcpy_fromio(fis, prb->fis, 6 * 4);
478         ata_tf_from_fis(fis, &pp->tf);
479 }
480
481 static u8 sil24_check_status(struct ata_port *ap)
482 {
483         struct sil24_port_priv *pp = ap->private_data;
484         return pp->tf.command;
485 }
486
487 static int sil24_scr_map[] = {
488         [SCR_CONTROL]   = 0,
489         [SCR_STATUS]    = 1,
490         [SCR_ERROR]     = 2,
491         [SCR_ACTIVE]    = 3,
492 };
493
494 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg)
495 {
496         void __iomem *scr_addr = ap->ioaddr.scr_addr;
497         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
498                 void __iomem *addr;
499                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
500                 return readl(scr_addr + sil24_scr_map[sc_reg] * 4);
501         }
502         return 0xffffffffU;
503 }
504
505 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
506 {
507         void __iomem *scr_addr = ap->ioaddr.scr_addr;
508         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
509                 void __iomem *addr;
510                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
511                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
512         }
513 }
514
515 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
516 {
517         struct sil24_port_priv *pp = ap->private_data;
518         *tf = pp->tf;
519 }
520
521 static int sil24_init_port(struct ata_port *ap)
522 {
523         void __iomem *port = ap->ioaddr.cmd_addr;
524         u32 tmp;
525
526         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
527         ata_wait_register(port + PORT_CTRL_STAT,
528                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
529         tmp = ata_wait_register(port + PORT_CTRL_STAT,
530                                 PORT_CS_RDY, 0, 10, 100);
531
532         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
533                 return -EIO;
534         return 0;
535 }
536
537 static int sil24_softreset(struct ata_port *ap, unsigned int *class)
538 {
539         void __iomem *port = ap->ioaddr.cmd_addr;
540         struct sil24_port_priv *pp = ap->private_data;
541         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
542         dma_addr_t paddr = pp->cmd_block_dma;
543         u32 mask, irq_stat;
544         const char *reason;
545
546         DPRINTK("ENTER\n");
547
548         if (ata_port_offline(ap)) {
549                 DPRINTK("PHY reports no device\n");
550                 *class = ATA_DEV_NONE;
551                 goto out;
552         }
553
554         /* put the port into known state */
555         if (sil24_init_port(ap)) {
556                 reason ="port not ready";
557                 goto err;
558         }
559
560         /* do SRST */
561         prb->ctrl = cpu_to_le16(PRB_CTRL_SRST);
562         prb->fis[1] = 0; /* no PMP yet */
563
564         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
565         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
566
567         mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
568         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, mask, 0x0,
569                                      100, ATA_TMOUT_BOOT / HZ * 1000);
570
571         writel(irq_stat, port + PORT_IRQ_STAT); /* clear IRQs */
572         irq_stat >>= PORT_IRQ_RAW_SHIFT;
573
574         if (!(irq_stat & PORT_IRQ_COMPLETE)) {
575                 if (irq_stat & PORT_IRQ_ERROR)
576                         reason = "SRST command error";
577                 else
578                         reason = "timeout";
579                 goto err;
580         }
581
582         sil24_update_tf(ap);
583         *class = ata_dev_classify(&pp->tf);
584
585         if (*class == ATA_DEV_UNKNOWN)
586                 *class = ATA_DEV_NONE;
587
588  out:
589         DPRINTK("EXIT, class=%u\n", *class);
590         return 0;
591
592  err:
593         ata_port_printk(ap, KERN_ERR, "softreset failed (%s)\n", reason);
594         return -EIO;
595 }
596
597 static int sil24_hardreset(struct ata_port *ap, unsigned int *class)
598 {
599         void __iomem *port = ap->ioaddr.cmd_addr;
600         const char *reason;
601         int tout_msec, rc;
602         u32 tmp;
603
604         /* sil24 does the right thing(tm) without any protection */
605         sata_set_spd(ap);
606
607         tout_msec = 100;
608         if (ata_port_online(ap))
609                 tout_msec = 5000;
610
611         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
612         tmp = ata_wait_register(port + PORT_CTRL_STAT,
613                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
614
615         /* SStatus oscillates between zero and valid status after
616          * DEV_RST, debounce it.
617          */
618         rc = sata_phy_debounce(ap, sata_deb_timing_long);
619         if (rc) {
620                 reason = "PHY debouncing failed";
621                 goto err;
622         }
623
624         if (tmp & PORT_CS_DEV_RST) {
625                 if (ata_port_offline(ap))
626                         return 0;
627                 reason = "link not ready";
628                 goto err;
629         }
630
631         /* Sil24 doesn't store signature FIS after hardreset, so we
632          * can't wait for BSY to clear.  Some devices take a long time
633          * to get ready and those devices will choke if we don't wait
634          * for BSY clearance here.  Tell libata to perform follow-up
635          * softreset.
636          */
637         return -EAGAIN;
638
639  err:
640         ata_port_printk(ap, KERN_ERR, "hardreset failed (%s)\n", reason);
641         return -EIO;
642 }
643
644 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
645                                  struct sil24_sge *sge)
646 {
647         struct scatterlist *sg;
648         unsigned int idx = 0;
649
650         ata_for_each_sg(sg, qc) {
651                 sge->addr = cpu_to_le64(sg_dma_address(sg));
652                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
653                 if (ata_sg_is_last(sg, qc))
654                         sge->flags = cpu_to_le32(SGE_TRM);
655                 else
656                         sge->flags = 0;
657
658                 sge++;
659                 idx++;
660         }
661 }
662
663 static void sil24_qc_prep(struct ata_queued_cmd *qc)
664 {
665         struct ata_port *ap = qc->ap;
666         struct sil24_port_priv *pp = ap->private_data;
667         union sil24_cmd_block *cb;
668         struct sil24_prb *prb;
669         struct sil24_sge *sge;
670         u16 ctrl = 0;
671
672         cb = &pp->cmd_block[sil24_tag(qc->tag)];
673
674         switch (qc->tf.protocol) {
675         case ATA_PROT_PIO:
676         case ATA_PROT_DMA:
677         case ATA_PROT_NCQ:
678         case ATA_PROT_NODATA:
679                 prb = &cb->ata.prb;
680                 sge = cb->ata.sge;
681                 break;
682
683         case ATA_PROT_ATAPI:
684         case ATA_PROT_ATAPI_DMA:
685         case ATA_PROT_ATAPI_NODATA:
686                 prb = &cb->atapi.prb;
687                 sge = cb->atapi.sge;
688                 memset(cb->atapi.cdb, 0, 32);
689                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
690
691                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
692                         if (qc->tf.flags & ATA_TFLAG_WRITE)
693                                 ctrl = PRB_CTRL_PACKET_WRITE;
694                         else
695                                 ctrl = PRB_CTRL_PACKET_READ;
696                 }
697                 break;
698
699         default:
700                 prb = NULL;     /* shut up, gcc */
701                 sge = NULL;
702                 BUG();
703         }
704
705         prb->ctrl = cpu_to_le16(ctrl);
706         ata_tf_to_fis(&qc->tf, prb->fis, 0);
707
708         if (qc->flags & ATA_QCFLAG_DMAMAP)
709                 sil24_fill_sg(qc, sge);
710 }
711
712 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
713 {
714         struct ata_port *ap = qc->ap;
715         struct sil24_port_priv *pp = ap->private_data;
716         void __iomem *port = ap->ioaddr.cmd_addr;
717         unsigned int tag = sil24_tag(qc->tag);
718         dma_addr_t paddr;
719         void __iomem *activate;
720
721         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
722         activate = port + PORT_CMD_ACTIVATE + tag * 8;
723
724         writel((u32)paddr, activate);
725         writel((u64)paddr >> 32, activate + 4);
726
727         return 0;
728 }
729
730 static void sil24_irq_clear(struct ata_port *ap)
731 {
732         /* unused */
733 }
734
735 static void sil24_freeze(struct ata_port *ap)
736 {
737         void __iomem *port = ap->ioaddr.cmd_addr;
738
739         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
740          * PORT_IRQ_ENABLE instead.
741          */
742         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
743 }
744
745 static void sil24_thaw(struct ata_port *ap)
746 {
747         void __iomem *port = ap->ioaddr.cmd_addr;
748         u32 tmp;
749
750         /* clear IRQ */
751         tmp = readl(port + PORT_IRQ_STAT);
752         writel(tmp, port + PORT_IRQ_STAT);
753
754         /* turn IRQ back on */
755         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
756 }
757
758 static void sil24_error_intr(struct ata_port *ap)
759 {
760         void __iomem *port = ap->ioaddr.cmd_addr;
761         struct ata_eh_info *ehi = &ap->eh_info;
762         int freeze = 0;
763         u32 irq_stat;
764
765         /* on error, we need to clear IRQ explicitly */
766         irq_stat = readl(port + PORT_IRQ_STAT);
767         writel(irq_stat, port + PORT_IRQ_STAT);
768
769         /* first, analyze and record host port events */
770         ata_ehi_clear_desc(ehi);
771
772         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
773
774         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
775                 ata_ehi_hotplugged(ehi);
776                 ata_ehi_push_desc(ehi, ", %s",
777                                irq_stat & PORT_IRQ_PHYRDY_CHG ?
778                                "PHY RDY changed" : "device exchanged");
779                 freeze = 1;
780         }
781
782         if (irq_stat & PORT_IRQ_UNK_FIS) {
783                 ehi->err_mask |= AC_ERR_HSM;
784                 ehi->action |= ATA_EH_SOFTRESET;
785                 ata_ehi_push_desc(ehi , ", unknown FIS");
786                 freeze = 1;
787         }
788
789         /* deal with command error */
790         if (irq_stat & PORT_IRQ_ERROR) {
791                 struct sil24_cerr_info *ci = NULL;
792                 unsigned int err_mask = 0, action = 0;
793                 struct ata_queued_cmd *qc;
794                 u32 cerr;
795
796                 /* analyze CMD_ERR */
797                 cerr = readl(port + PORT_CMD_ERR);
798                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
799                         ci = &sil24_cerr_db[cerr];
800
801                 if (ci && ci->desc) {
802                         err_mask |= ci->err_mask;
803                         action |= ci->action;
804                         ata_ehi_push_desc(ehi, ", %s", ci->desc);
805                 } else {
806                         err_mask |= AC_ERR_OTHER;
807                         action |= ATA_EH_SOFTRESET;
808                         ata_ehi_push_desc(ehi, ", unknown command error %d",
809                                           cerr);
810                 }
811
812                 /* record error info */
813                 qc = ata_qc_from_tag(ap, ap->active_tag);
814                 if (qc) {
815                         sil24_update_tf(ap);
816                         qc->err_mask |= err_mask;
817                 } else
818                         ehi->err_mask |= err_mask;
819
820                 ehi->action |= action;
821         }
822
823         /* freeze or abort */
824         if (freeze)
825                 ata_port_freeze(ap);
826         else
827                 ata_port_abort(ap);
828 }
829
830 static void sil24_finish_qc(struct ata_queued_cmd *qc)
831 {
832         if (qc->flags & ATA_QCFLAG_RESULT_TF)
833                 sil24_update_tf(qc->ap);
834 }
835
836 static inline void sil24_host_intr(struct ata_port *ap)
837 {
838         void __iomem *port = ap->ioaddr.cmd_addr;
839         u32 slot_stat, qc_active;
840         int rc;
841
842         slot_stat = readl(port + PORT_SLOT_STAT);
843
844         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
845                 sil24_error_intr(ap);
846                 return;
847         }
848
849         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
850                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
851
852         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
853         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
854         if (rc > 0)
855                 return;
856         if (rc < 0) {
857                 struct ata_eh_info *ehi = &ap->eh_info;
858                 ehi->err_mask |= AC_ERR_HSM;
859                 ehi->action |= ATA_EH_SOFTRESET;
860                 ata_port_freeze(ap);
861                 return;
862         }
863
864         if (ata_ratelimit())
865                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
866                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
867                         slot_stat, ap->active_tag, ap->sactive);
868 }
869
870 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
871 {
872         struct ata_host *host = dev_instance;
873         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
874         unsigned handled = 0;
875         u32 status;
876         int i;
877
878         status = readl(host_base + HOST_IRQ_STAT);
879
880         if (status == 0xffffffff) {
881                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
882                        "PCI fault or device removal?\n");
883                 goto out;
884         }
885
886         if (!(status & IRQ_STAT_4PORTS))
887                 goto out;
888
889         spin_lock(&host->lock);
890
891         for (i = 0; i < host->n_ports; i++)
892                 if (status & (1 << i)) {
893                         struct ata_port *ap = host->ports[i];
894                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
895                                 sil24_host_intr(host->ports[i]);
896                                 handled++;
897                         } else
898                                 printk(KERN_ERR DRV_NAME
899                                        ": interrupt from disabled port %d\n", i);
900                 }
901
902         spin_unlock(&host->lock);
903  out:
904         return IRQ_RETVAL(handled);
905 }
906
907 static void sil24_error_handler(struct ata_port *ap)
908 {
909         struct ata_eh_context *ehc = &ap->eh_context;
910
911         if (sil24_init_port(ap)) {
912                 ata_eh_freeze_port(ap);
913                 ehc->i.action |= ATA_EH_HARDRESET;
914         }
915
916         /* perform recovery */
917         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
918                   ata_std_postreset);
919 }
920
921 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
922 {
923         struct ata_port *ap = qc->ap;
924
925         if (qc->flags & ATA_QCFLAG_FAILED)
926                 qc->err_mask |= AC_ERR_OTHER;
927
928         /* make DMA engine forget about the failed command */
929         if (qc->err_mask)
930                 sil24_init_port(ap);
931 }
932
933 static int sil24_port_start(struct ata_port *ap)
934 {
935         struct device *dev = ap->host->dev;
936         struct sil24_port_priv *pp;
937         union sil24_cmd_block *cb;
938         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
939         dma_addr_t cb_dma;
940         int rc;
941
942         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
943         if (!pp)
944                 return -ENOMEM;
945
946         pp->tf.command = ATA_DRDY;
947
948         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
949         if (!cb)
950                 return -ENOMEM;
951         memset(cb, 0, cb_size);
952
953         rc = ata_pad_alloc(ap, dev);
954         if (rc)
955                 return rc;
956
957         pp->cmd_block = cb;
958         pp->cmd_block_dma = cb_dma;
959
960         ap->private_data = pp;
961
962         return 0;
963 }
964
965 static void sil24_init_controller(struct pci_dev *pdev, int n_ports,
966                                   unsigned long port_flags,
967                                   void __iomem *host_base,
968                                   void __iomem *port_base)
969 {
970         u32 tmp;
971         int i;
972
973         /* GPIO off */
974         writel(0, host_base + HOST_FLASH_CMD);
975
976         /* clear global reset & mask interrupts during initialization */
977         writel(0, host_base + HOST_CTRL);
978
979         /* init ports */
980         for (i = 0; i < n_ports; i++) {
981                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
982
983                 /* Initial PHY setting */
984                 writel(0x20c, port + PORT_PHY_CFG);
985
986                 /* Clear port RST */
987                 tmp = readl(port + PORT_CTRL_STAT);
988                 if (tmp & PORT_CS_PORT_RST) {
989                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
990                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
991                                                 PORT_CS_PORT_RST,
992                                                 PORT_CS_PORT_RST, 10, 100);
993                         if (tmp & PORT_CS_PORT_RST)
994                                 dev_printk(KERN_ERR, &pdev->dev,
995                                            "failed to clear port RST\n");
996                 }
997
998                 /* Configure IRQ WoC */
999                 if (port_flags & SIL24_FLAG_PCIX_IRQ_WOC)
1000                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1001                 else
1002                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1003
1004                 /* Zero error counters. */
1005                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1006                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1007                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1008                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1009                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1010                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1011
1012                 /* Always use 64bit activation */
1013                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1014
1015                 /* Clear port multiplier enable and resume bits */
1016                 writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME,
1017                        port + PORT_CTRL_CLR);
1018         }
1019
1020         /* Turn on interrupts */
1021         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1022 }
1023
1024 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1025 {
1026         static int printed_version = 0;
1027         struct device *dev = &pdev->dev;
1028         unsigned int board_id = (unsigned int)ent->driver_data;
1029         struct ata_port_info *pinfo = &sil24_port_info[board_id];
1030         struct ata_probe_ent *probe_ent;
1031         void __iomem *host_base;
1032         void __iomem *port_base;
1033         int i, rc;
1034         u32 tmp;
1035
1036         if (!printed_version++)
1037                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1038
1039         rc = pcim_enable_device(pdev);
1040         if (rc)
1041                 return rc;
1042
1043         rc = pcim_iomap_regions(pdev,
1044                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1045                                 DRV_NAME);
1046         if (rc)
1047                 return rc;
1048
1049         /* allocate & init probe_ent */
1050         probe_ent = devm_kzalloc(dev, sizeof(*probe_ent), GFP_KERNEL);
1051         if (!probe_ent)
1052                 return -ENOMEM;
1053
1054         probe_ent->dev = pci_dev_to_dev(pdev);
1055         INIT_LIST_HEAD(&probe_ent->node);
1056
1057         probe_ent->sht          = pinfo->sht;
1058         probe_ent->port_flags   = pinfo->flags;
1059         probe_ent->pio_mask     = pinfo->pio_mask;
1060         probe_ent->mwdma_mask   = pinfo->mwdma_mask;
1061         probe_ent->udma_mask    = pinfo->udma_mask;
1062         probe_ent->port_ops     = pinfo->port_ops;
1063         probe_ent->n_ports      = SIL24_FLAG2NPORTS(pinfo->flags);
1064
1065         probe_ent->irq = pdev->irq;
1066         probe_ent->irq_flags = IRQF_SHARED;
1067         probe_ent->iomap = pcim_iomap_table(pdev);
1068
1069         host_base = probe_ent->iomap[SIL24_HOST_BAR];
1070         port_base = probe_ent->iomap[SIL24_PORT_BAR];
1071
1072         /*
1073          * Configure the device
1074          */
1075         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1076                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1077                 if (rc) {
1078                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1079                         if (rc) {
1080                                 dev_printk(KERN_ERR, &pdev->dev,
1081                                            "64-bit DMA enable failed\n");
1082                                 return rc;
1083                         }
1084                 }
1085         } else {
1086                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1087                 if (rc) {
1088                         dev_printk(KERN_ERR, &pdev->dev,
1089                                    "32-bit DMA enable failed\n");
1090                         return rc;
1091                 }
1092                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1093                 if (rc) {
1094                         dev_printk(KERN_ERR, &pdev->dev,
1095                                    "32-bit consistent DMA enable failed\n");
1096                         return rc;
1097                 }
1098         }
1099
1100         /* Apply workaround for completion IRQ loss on PCI-X errata */
1101         if (probe_ent->port_flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1102                 tmp = readl(host_base + HOST_CTRL);
1103                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1104                         dev_printk(KERN_INFO, &pdev->dev,
1105                                    "Applying completion IRQ loss on PCI-X "
1106                                    "errata fix\n");
1107                 else
1108                         probe_ent->port_flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1109         }
1110
1111         for (i = 0; i < probe_ent->n_ports; i++) {
1112                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1113
1114                 probe_ent->port[i].cmd_addr = port;
1115                 probe_ent->port[i].scr_addr = port + PORT_SCONTROL;
1116
1117                 ata_std_ports(&probe_ent->port[i]);
1118         }
1119
1120         sil24_init_controller(pdev, probe_ent->n_ports, probe_ent->port_flags,
1121                               host_base, port_base);
1122
1123         pci_set_master(pdev);
1124
1125         if (!ata_device_add(probe_ent))
1126                 return -ENODEV;
1127
1128         devm_kfree(dev, probe_ent);
1129         return 0;
1130 }
1131
1132 #ifdef CONFIG_PM
1133 static int sil24_pci_device_resume(struct pci_dev *pdev)
1134 {
1135         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1136         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1137         void __iomem *port_base = host->iomap[SIL24_PORT_BAR];
1138         int rc;
1139
1140         rc = ata_pci_device_do_resume(pdev);
1141         if (rc)
1142                 return rc;
1143
1144         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1145                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1146
1147         sil24_init_controller(pdev, host->n_ports, host->ports[0]->flags,
1148                               host_base, port_base);
1149
1150         ata_host_resume(host);
1151
1152         return 0;
1153 }
1154 #endif
1155
1156 static int __init sil24_init(void)
1157 {
1158         return pci_register_driver(&sil24_pci_driver);
1159 }
1160
1161 static void __exit sil24_exit(void)
1162 {
1163         pci_unregister_driver(&sil24_pci_driver);
1164 }
1165
1166 MODULE_AUTHOR("Tejun Heo");
1167 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1168 MODULE_LICENSE("GPL");
1169 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1170
1171 module_init(sil24_init);
1172 module_exit(sil24_exit);