libata: convert to iomap
[linux-3.10.git] / drivers / ata / sata_promise.c
1 /*
2  *  sata_promise.c - Promise SATA
3  *
4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Please ALWAYS copy linux-ide@vger.kernel.org
6  *                  on emails.
7  *
8  *  Copyright 2003-2004 Red Hat, Inc.
9  *
10  *
11  *  This program is free software; you can redistribute it and/or modify
12  *  it under the terms of the GNU General Public License as published by
13  *  the Free Software Foundation; either version 2, or (at your option)
14  *  any later version.
15  *
16  *  This program is distributed in the hope that it will be useful,
17  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
18  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19  *  GNU General Public License for more details.
20  *
21  *  You should have received a copy of the GNU General Public License
22  *  along with this program; see the file COPYING.  If not, write to
23  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
24  *
25  *
26  *  libata documentation is available via 'make {ps|pdf}docs',
27  *  as Documentation/DocBook/libata.*
28  *
29  *  Hardware information only available under NDA.
30  *
31  */
32
33 #include <linux/kernel.h>
34 #include <linux/module.h>
35 #include <linux/pci.h>
36 #include <linux/init.h>
37 #include <linux/blkdev.h>
38 #include <linux/delay.h>
39 #include <linux/interrupt.h>
40 #include <linux/sched.h>
41 #include <linux/device.h>
42 #include <scsi/scsi.h>
43 #include <scsi/scsi_host.h>
44 #include <scsi/scsi_cmnd.h>
45 #include <linux/libata.h>
46 #include "sata_promise.h"
47
48 #define DRV_NAME        "sata_promise"
49 #define DRV_VERSION     "1.05"
50
51
52 enum {
53         PDC_MMIO_BAR            = 3,
54
55         /* register offsets */
56         PDC_FEATURE             = 0x04, /* Feature/Error reg (per port) */
57         PDC_SECTOR_COUNT        = 0x08, /* Sector count reg (per port) */
58         PDC_SECTOR_NUMBER       = 0x0C, /* Sector number reg (per port) */
59         PDC_CYLINDER_LOW        = 0x10, /* Cylinder low reg (per port) */
60         PDC_CYLINDER_HIGH       = 0x14, /* Cylinder high reg (per port) */
61         PDC_DEVICE              = 0x18, /* Device/Head reg (per port) */
62         PDC_COMMAND             = 0x1C, /* Command/status reg (per port) */
63         PDC_ALTSTATUS           = 0x38, /* Alternate-status/device-control reg (per port) */
64         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
65         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
66         PDC_FLASH_CTL           = 0x44, /* Flash control register */
67         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
68         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
69         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
70         PDC2_SATA_PLUG_CSR      = 0x60, /* SATAII Plug control/status reg */
71         PDC_TBG_MODE            = 0x41C, /* TBG mode (not SATAII) */
72         PDC_SLEW_CTL            = 0x470, /* slew rate control reg (not SATAII) */
73
74         PDC_ERR_MASK            = (1<<19) | (1<<20) | (1<<21) | (1<<22) |
75                                   (1<<8) | (1<<9) | (1<<10),
76
77         board_2037x             = 0,    /* FastTrak S150 TX2plus */
78         board_20319             = 1,    /* FastTrak S150 TX4 */
79         board_20619             = 2,    /* FastTrak TX4000 */
80         board_2057x             = 3,    /* SATAII150 Tx2plus */
81         board_40518             = 4,    /* SATAII150 Tx4 */
82
83         PDC_HAS_PATA            = (1 << 1), /* PDC20375/20575 has PATA */
84
85         /* Sequence counter control registers bit definitions */
86         PDC_SEQCNTRL_INT_MASK   = (1 << 5), /* Sequence Interrupt Mask */
87
88         /* Feature register values */
89         PDC_FEATURE_ATAPI_PIO   = 0x00, /* ATAPI data xfer by PIO */
90         PDC_FEATURE_ATAPI_DMA   = 0x01, /* ATAPI data xfer by DMA */
91
92         /* Device/Head register values */
93         PDC_DEVICE_SATA         = 0xE0, /* Device/Head value for SATA devices */
94
95         /* PDC_CTLSTAT bit definitions */
96         PDC_DMA_ENABLE          = (1 << 7),
97         PDC_IRQ_DISABLE         = (1 << 10),
98         PDC_RESET               = (1 << 11), /* HDMA reset */
99
100         PDC_COMMON_FLAGS        = ATA_FLAG_NO_LEGACY |
101                                   ATA_FLAG_MMIO |
102                                   ATA_FLAG_PIO_POLLING,
103
104         /* hp->flags bits */
105         PDC_FLAG_GEN_II         = (1 << 0),
106 };
107
108
109 struct pdc_port_priv {
110         u8                      *pkt;
111         dma_addr_t              pkt_dma;
112 };
113
114 struct pdc_host_priv {
115         unsigned long           flags;
116         unsigned long           port_flags[ATA_MAX_PORTS];
117 };
118
119 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg);
120 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg, u32 val);
121 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent);
122 static irqreturn_t pdc_interrupt (int irq, void *dev_instance);
123 static void pdc_eng_timeout(struct ata_port *ap);
124 static int pdc_port_start(struct ata_port *ap);
125 static void pdc_pata_phy_reset(struct ata_port *ap);
126 static void pdc_qc_prep(struct ata_queued_cmd *qc);
127 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
128 static void pdc_exec_command_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
129 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc);
130 static int pdc_old_check_atapi_dma(struct ata_queued_cmd *qc);
131 static void pdc_irq_clear(struct ata_port *ap);
132 static unsigned int pdc_qc_issue_prot(struct ata_queued_cmd *qc);
133 static void pdc_freeze(struct ata_port *ap);
134 static void pdc_thaw(struct ata_port *ap);
135 static void pdc_error_handler(struct ata_port *ap);
136 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc);
137
138
139 static struct scsi_host_template pdc_ata_sht = {
140         .module                 = THIS_MODULE,
141         .name                   = DRV_NAME,
142         .ioctl                  = ata_scsi_ioctl,
143         .queuecommand           = ata_scsi_queuecmd,
144         .can_queue              = ATA_DEF_QUEUE,
145         .this_id                = ATA_SHT_THIS_ID,
146         .sg_tablesize           = LIBATA_MAX_PRD,
147         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
148         .emulated               = ATA_SHT_EMULATED,
149         .use_clustering         = ATA_SHT_USE_CLUSTERING,
150         .proc_name              = DRV_NAME,
151         .dma_boundary           = ATA_DMA_BOUNDARY,
152         .slave_configure        = ata_scsi_slave_config,
153         .slave_destroy          = ata_scsi_slave_destroy,
154         .bios_param             = ata_std_bios_param,
155 };
156
157 static const struct ata_port_operations pdc_sata_ops = {
158         .port_disable           = ata_port_disable,
159         .tf_load                = pdc_tf_load_mmio,
160         .tf_read                = ata_tf_read,
161         .check_status           = ata_check_status,
162         .exec_command           = pdc_exec_command_mmio,
163         .dev_select             = ata_std_dev_select,
164         .check_atapi_dma        = pdc_check_atapi_dma,
165
166         .qc_prep                = pdc_qc_prep,
167         .qc_issue               = pdc_qc_issue_prot,
168         .freeze                 = pdc_freeze,
169         .thaw                   = pdc_thaw,
170         .error_handler          = pdc_error_handler,
171         .post_internal_cmd      = pdc_post_internal_cmd,
172         .data_xfer              = ata_data_xfer,
173         .irq_handler            = pdc_interrupt,
174         .irq_clear              = pdc_irq_clear,
175
176         .scr_read               = pdc_sata_scr_read,
177         .scr_write              = pdc_sata_scr_write,
178         .port_start             = pdc_port_start,
179 };
180
181 /* First-generation chips need a more restrictive ->check_atapi_dma op */
182 static const struct ata_port_operations pdc_old_sata_ops = {
183         .port_disable           = ata_port_disable,
184         .tf_load                = pdc_tf_load_mmio,
185         .tf_read                = ata_tf_read,
186         .check_status           = ata_check_status,
187         .exec_command           = pdc_exec_command_mmio,
188         .dev_select             = ata_std_dev_select,
189         .check_atapi_dma        = pdc_old_check_atapi_dma,
190
191         .qc_prep                = pdc_qc_prep,
192         .qc_issue               = pdc_qc_issue_prot,
193         .freeze                 = pdc_freeze,
194         .thaw                   = pdc_thaw,
195         .error_handler          = pdc_error_handler,
196         .post_internal_cmd      = pdc_post_internal_cmd,
197         .data_xfer              = ata_data_xfer,
198         .irq_handler            = pdc_interrupt,
199         .irq_clear              = pdc_irq_clear,
200
201         .scr_read               = pdc_sata_scr_read,
202         .scr_write              = pdc_sata_scr_write,
203         .port_start             = pdc_port_start,
204 };
205
206 static const struct ata_port_operations pdc_pata_ops = {
207         .port_disable           = ata_port_disable,
208         .tf_load                = pdc_tf_load_mmio,
209         .tf_read                = ata_tf_read,
210         .check_status           = ata_check_status,
211         .exec_command           = pdc_exec_command_mmio,
212         .dev_select             = ata_std_dev_select,
213         .check_atapi_dma        = pdc_check_atapi_dma,
214
215         .phy_reset              = pdc_pata_phy_reset,
216
217         .qc_prep                = pdc_qc_prep,
218         .qc_issue               = pdc_qc_issue_prot,
219         .data_xfer              = ata_data_xfer,
220         .eng_timeout            = pdc_eng_timeout,
221         .irq_handler            = pdc_interrupt,
222         .irq_clear              = pdc_irq_clear,
223
224         .port_start             = pdc_port_start,
225 };
226
227 static const struct ata_port_info pdc_port_info[] = {
228         /* board_2037x */
229         {
230                 .sht            = &pdc_ata_sht,
231                 .flags          = PDC_COMMON_FLAGS,
232                 .pio_mask       = 0x1f, /* pio0-4 */
233                 .mwdma_mask     = 0x07, /* mwdma0-2 */
234                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
235                 .port_ops       = &pdc_old_sata_ops,
236         },
237
238         /* board_20319 */
239         {
240                 .sht            = &pdc_ata_sht,
241                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA,
242                 .pio_mask       = 0x1f, /* pio0-4 */
243                 .mwdma_mask     = 0x07, /* mwdma0-2 */
244                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
245                 .port_ops       = &pdc_old_sata_ops,
246         },
247
248         /* board_20619 */
249         {
250                 .sht            = &pdc_ata_sht,
251                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SRST | ATA_FLAG_SLAVE_POSS,
252                 .pio_mask       = 0x1f, /* pio0-4 */
253                 .mwdma_mask     = 0x07, /* mwdma0-2 */
254                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
255                 .port_ops       = &pdc_pata_ops,
256         },
257
258         /* board_2057x */
259         {
260                 .sht            = &pdc_ata_sht,
261                 .flags          = PDC_COMMON_FLAGS,
262                 .pio_mask       = 0x1f, /* pio0-4 */
263                 .mwdma_mask     = 0x07, /* mwdma0-2 */
264                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
265                 .port_ops       = &pdc_sata_ops,
266         },
267
268         /* board_40518 */
269         {
270                 .sht            = &pdc_ata_sht,
271                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA,
272                 .pio_mask       = 0x1f, /* pio0-4 */
273                 .mwdma_mask     = 0x07, /* mwdma0-2 */
274                 .udma_mask      = 0x7f, /* udma0-6 ; FIXME */
275                 .port_ops       = &pdc_sata_ops,
276         },
277 };
278
279 static const struct pci_device_id pdc_ata_pci_tbl[] = {
280         { PCI_VDEVICE(PROMISE, 0x3371), board_2037x },
281         { PCI_VDEVICE(PROMISE, 0x3373), board_2037x },
282         { PCI_VDEVICE(PROMISE, 0x3375), board_2037x },
283         { PCI_VDEVICE(PROMISE, 0x3376), board_2037x },
284         { PCI_VDEVICE(PROMISE, 0x3570), board_2057x },
285         { PCI_VDEVICE(PROMISE, 0x3571), board_2057x },
286         { PCI_VDEVICE(PROMISE, 0x3574), board_2057x },
287         { PCI_VDEVICE(PROMISE, 0x3577), board_2057x },
288         { PCI_VDEVICE(PROMISE, 0x3d73), board_2057x },
289         { PCI_VDEVICE(PROMISE, 0x3d75), board_2057x },
290
291         { PCI_VDEVICE(PROMISE, 0x3318), board_20319 },
292         { PCI_VDEVICE(PROMISE, 0x3319), board_20319 },
293         { PCI_VDEVICE(PROMISE, 0x3515), board_20319 },
294         { PCI_VDEVICE(PROMISE, 0x3519), board_20319 },
295         { PCI_VDEVICE(PROMISE, 0x3d17), board_40518 },
296         { PCI_VDEVICE(PROMISE, 0x3d18), board_40518 },
297
298         { PCI_VDEVICE(PROMISE, 0x6629), board_20619 },
299
300         { }     /* terminate list */
301 };
302
303
304 static struct pci_driver pdc_ata_pci_driver = {
305         .name                   = DRV_NAME,
306         .id_table               = pdc_ata_pci_tbl,
307         .probe                  = pdc_ata_init_one,
308         .remove                 = ata_pci_remove_one,
309 };
310
311
312 static int pdc_port_start(struct ata_port *ap)
313 {
314         struct device *dev = ap->host->dev;
315         struct pdc_host_priv *hp = ap->host->private_data;
316         struct pdc_port_priv *pp;
317         int rc;
318
319         /* fix up port flags and cable type for SATA+PATA chips */
320         ap->flags |= hp->port_flags[ap->port_no];
321         if (ap->flags & ATA_FLAG_SATA)
322                 ap->cbl = ATA_CBL_SATA;
323
324         rc = ata_port_start(ap);
325         if (rc)
326                 return rc;
327
328         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
329         if (!pp)
330                 return -ENOMEM;
331
332         pp->pkt = dmam_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
333         if (!pp->pkt)
334                 return -ENOMEM;
335
336         ap->private_data = pp;
337
338         /* fix up PHYMODE4 align timing */
339         if ((hp->flags & PDC_FLAG_GEN_II) && sata_scr_valid(ap)) {
340                 void __iomem *mmio = (void __iomem *) ap->ioaddr.scr_addr;
341                 unsigned int tmp;
342
343                 tmp = readl(mmio + 0x014);
344                 tmp = (tmp & ~3) | 1;   /* set bits 1:0 = 0:1 */
345                 writel(tmp, mmio + 0x014);
346         }
347
348         return 0;
349 }
350
351 static void pdc_reset_port(struct ata_port *ap)
352 {
353         void __iomem *mmio = ap->ioaddr.cmd_addr + PDC_CTLSTAT;
354         unsigned int i;
355         u32 tmp;
356
357         for (i = 11; i > 0; i--) {
358                 tmp = readl(mmio);
359                 if (tmp & PDC_RESET)
360                         break;
361
362                 udelay(100);
363
364                 tmp |= PDC_RESET;
365                 writel(tmp, mmio);
366         }
367
368         tmp &= ~PDC_RESET;
369         writel(tmp, mmio);
370         readl(mmio);    /* flush */
371 }
372
373 static void pdc_pata_cbl_detect(struct ata_port *ap)
374 {
375         u8 tmp;
376         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr + PDC_CTLSTAT + 0x03;
377
378         tmp = readb(mmio);
379
380         if (tmp & 0x01) {
381                 ap->cbl = ATA_CBL_PATA40;
382                 ap->udma_mask &= ATA_UDMA_MASK_40C;
383         } else
384                 ap->cbl = ATA_CBL_PATA80;
385 }
386
387 static void pdc_pata_phy_reset(struct ata_port *ap)
388 {
389         pdc_pata_cbl_detect(ap);
390         pdc_reset_port(ap);
391         ata_port_probe(ap);
392         ata_bus_reset(ap);
393 }
394
395 static u32 pdc_sata_scr_read (struct ata_port *ap, unsigned int sc_reg)
396 {
397         if (sc_reg > SCR_CONTROL || ap->cbl != ATA_CBL_SATA)
398                 return 0xffffffffU;
399         return readl(ap->ioaddr.scr_addr + (sc_reg * 4));
400 }
401
402
403 static void pdc_sata_scr_write (struct ata_port *ap, unsigned int sc_reg,
404                                u32 val)
405 {
406         if (sc_reg > SCR_CONTROL || ap->cbl != ATA_CBL_SATA)
407                 return;
408         writel(val, ap->ioaddr.scr_addr + (sc_reg * 4));
409 }
410
411 static void pdc_atapi_pkt(struct ata_queued_cmd *qc)
412 {
413         struct ata_port *ap = qc->ap;
414         dma_addr_t sg_table = ap->prd_dma;
415         unsigned int cdb_len = qc->dev->cdb_len;
416         u8 *cdb = qc->cdb;
417         struct pdc_port_priv *pp = ap->private_data;
418         u8 *buf = pp->pkt;
419         u32 *buf32 = (u32 *) buf;
420         unsigned int dev_sel, feature, nbytes;
421
422         /* set control bits (byte 0), zero delay seq id (byte 3),
423          * and seq id (byte 2)
424          */
425         switch (qc->tf.protocol) {
426         case ATA_PROT_ATAPI_DMA:
427                 if (!(qc->tf.flags & ATA_TFLAG_WRITE))
428                         buf32[0] = cpu_to_le32(PDC_PKT_READ);
429                 else
430                         buf32[0] = 0;
431                 break;
432         case ATA_PROT_ATAPI_NODATA:
433                 buf32[0] = cpu_to_le32(PDC_PKT_NODATA);
434                 break;
435         default:
436                 BUG();
437                 break;
438         }
439         buf32[1] = cpu_to_le32(sg_table);       /* S/G table addr */
440         buf32[2] = 0;                           /* no next-packet */
441
442         /* select drive */
443         if (sata_scr_valid(ap)) {
444                 dev_sel = PDC_DEVICE_SATA;
445         } else {
446                 dev_sel = ATA_DEVICE_OBS;
447                 if (qc->dev->devno != 0)
448                         dev_sel |= ATA_DEV1;
449         }
450         buf[12] = (1 << 5) | ATA_REG_DEVICE;
451         buf[13] = dev_sel;
452         buf[14] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_CLEAR_BSY;
453         buf[15] = dev_sel; /* once more, waiting for BSY to clear */
454
455         buf[16] = (1 << 5) | ATA_REG_NSECT;
456         buf[17] = 0x00;
457         buf[18] = (1 << 5) | ATA_REG_LBAL;
458         buf[19] = 0x00;
459
460         /* set feature and byte counter registers */
461         if (qc->tf.protocol != ATA_PROT_ATAPI_DMA) {
462                 feature = PDC_FEATURE_ATAPI_PIO;
463                 /* set byte counter register to real transfer byte count */
464                 nbytes = qc->nbytes;
465                 if (nbytes > 0xffff)
466                         nbytes = 0xffff;
467         } else {
468                 feature = PDC_FEATURE_ATAPI_DMA;
469                 /* set byte counter register to 0 */
470                 nbytes = 0;
471         }
472         buf[20] = (1 << 5) | ATA_REG_FEATURE;
473         buf[21] = feature;
474         buf[22] = (1 << 5) | ATA_REG_BYTEL;
475         buf[23] = nbytes & 0xFF;
476         buf[24] = (1 << 5) | ATA_REG_BYTEH;
477         buf[25] = (nbytes >> 8) & 0xFF;
478
479         /* send ATAPI packet command 0xA0 */
480         buf[26] = (1 << 5) | ATA_REG_CMD;
481         buf[27] = ATA_CMD_PACKET;
482
483         /* select drive and check DRQ */
484         buf[28] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_WAIT_DRDY;
485         buf[29] = dev_sel;
486
487         /* we can represent cdb lengths 2/4/6/8/10/12/14/16 */
488         BUG_ON(cdb_len & ~0x1E);
489
490         /* append the CDB as the final part */
491         buf[30] = (((cdb_len >> 1) & 7) << 5) | ATA_REG_DATA | PDC_LAST_REG;
492         memcpy(buf+31, cdb, cdb_len);
493 }
494
495 static void pdc_qc_prep(struct ata_queued_cmd *qc)
496 {
497         struct pdc_port_priv *pp = qc->ap->private_data;
498         unsigned int i;
499
500         VPRINTK("ENTER\n");
501
502         switch (qc->tf.protocol) {
503         case ATA_PROT_DMA:
504                 ata_qc_prep(qc);
505                 /* fall through */
506
507         case ATA_PROT_NODATA:
508                 i = pdc_pkt_header(&qc->tf, qc->ap->prd_dma,
509                                    qc->dev->devno, pp->pkt);
510
511                 if (qc->tf.flags & ATA_TFLAG_LBA48)
512                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
513                 else
514                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
515
516                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
517                 break;
518
519         case ATA_PROT_ATAPI:
520                 ata_qc_prep(qc);
521                 break;
522
523         case ATA_PROT_ATAPI_DMA:
524                 ata_qc_prep(qc);
525                 /*FALLTHROUGH*/
526         case ATA_PROT_ATAPI_NODATA:
527                 pdc_atapi_pkt(qc);
528                 break;
529
530         default:
531                 break;
532         }
533 }
534
535 static void pdc_freeze(struct ata_port *ap)
536 {
537         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr;
538         u32 tmp;
539
540         tmp = readl(mmio + PDC_CTLSTAT);
541         tmp |= PDC_IRQ_DISABLE;
542         tmp &= ~PDC_DMA_ENABLE;
543         writel(tmp, mmio + PDC_CTLSTAT);
544         readl(mmio + PDC_CTLSTAT); /* flush */
545 }
546
547 static void pdc_thaw(struct ata_port *ap)
548 {
549         void __iomem *mmio = (void __iomem *) ap->ioaddr.cmd_addr;
550         u32 tmp;
551
552         /* clear IRQ */
553         readl(mmio + PDC_INT_SEQMASK);
554
555         /* turn IRQ back on */
556         tmp = readl(mmio + PDC_CTLSTAT);
557         tmp &= ~PDC_IRQ_DISABLE;
558         writel(tmp, mmio + PDC_CTLSTAT);
559         readl(mmio + PDC_CTLSTAT); /* flush */
560 }
561
562 static void pdc_error_handler(struct ata_port *ap)
563 {
564         ata_reset_fn_t hardreset;
565
566         if (!(ap->pflags & ATA_PFLAG_FROZEN))
567                 pdc_reset_port(ap);
568
569         hardreset = NULL;
570         if (sata_scr_valid(ap))
571                 hardreset = sata_std_hardreset;
572
573         /* perform recovery */
574         ata_do_eh(ap, ata_std_prereset, ata_std_softreset, hardreset,
575                   ata_std_postreset);
576 }
577
578 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc)
579 {
580         struct ata_port *ap = qc->ap;
581
582         if (qc->flags & ATA_QCFLAG_FAILED)
583                 qc->err_mask |= AC_ERR_OTHER;
584
585         /* make DMA engine forget about the failed command */
586         if (qc->err_mask)
587                 pdc_reset_port(ap);
588 }
589
590 static void pdc_eng_timeout(struct ata_port *ap)
591 {
592         struct ata_host *host = ap->host;
593         u8 drv_stat;
594         struct ata_queued_cmd *qc;
595         unsigned long flags;
596
597         DPRINTK("ENTER\n");
598
599         spin_lock_irqsave(&host->lock, flags);
600
601         qc = ata_qc_from_tag(ap, ap->active_tag);
602
603         switch (qc->tf.protocol) {
604         case ATA_PROT_DMA:
605         case ATA_PROT_NODATA:
606                 ata_port_printk(ap, KERN_ERR, "command timeout\n");
607                 drv_stat = ata_wait_idle(ap);
608                 qc->err_mask |= __ac_err_mask(drv_stat);
609                 break;
610
611         default:
612                 drv_stat = ata_busy_wait(ap, ATA_BUSY | ATA_DRQ, 1000);
613
614                 ata_port_printk(ap, KERN_ERR,
615                                 "unknown timeout, cmd 0x%x stat 0x%x\n",
616                                 qc->tf.command, drv_stat);
617
618                 qc->err_mask |= ac_err_mask(drv_stat);
619                 break;
620         }
621
622         spin_unlock_irqrestore(&host->lock, flags);
623         ata_eh_qc_complete(qc);
624         DPRINTK("EXIT\n");
625 }
626
627 static inline unsigned int pdc_host_intr( struct ata_port *ap,
628                                           struct ata_queued_cmd *qc)
629 {
630         unsigned int handled = 0;
631         u32 tmp;
632         void __iomem *mmio = ap->ioaddr.cmd_addr + PDC_GLOBAL_CTL;
633
634         tmp = readl(mmio);
635         if (tmp & PDC_ERR_MASK) {
636                 qc->err_mask |= AC_ERR_DEV;
637                 pdc_reset_port(ap);
638         }
639
640         switch (qc->tf.protocol) {
641         case ATA_PROT_DMA:
642         case ATA_PROT_NODATA:
643         case ATA_PROT_ATAPI_DMA:
644         case ATA_PROT_ATAPI_NODATA:
645                 qc->err_mask |= ac_err_mask(ata_wait_idle(ap));
646                 ata_qc_complete(qc);
647                 handled = 1;
648                 break;
649
650         default:
651                 ap->stats.idle_irq++;
652                 break;
653         }
654
655         return handled;
656 }
657
658 static void pdc_irq_clear(struct ata_port *ap)
659 {
660         struct ata_host *host = ap->host;
661         void __iomem *mmio = host->iomap[PDC_MMIO_BAR];
662
663         readl(mmio + PDC_INT_SEQMASK);
664 }
665
666 static irqreturn_t pdc_interrupt (int irq, void *dev_instance)
667 {
668         struct ata_host *host = dev_instance;
669         struct ata_port *ap;
670         u32 mask = 0;
671         unsigned int i, tmp;
672         unsigned int handled = 0;
673         void __iomem *mmio_base;
674
675         VPRINTK("ENTER\n");
676
677         if (!host || !host->iomap[PDC_MMIO_BAR]) {
678                 VPRINTK("QUICK EXIT\n");
679                 return IRQ_NONE;
680         }
681
682         mmio_base = host->iomap[PDC_MMIO_BAR];
683
684         /* reading should also clear interrupts */
685         mask = readl(mmio_base + PDC_INT_SEQMASK);
686
687         if (mask == 0xffffffff) {
688                 VPRINTK("QUICK EXIT 2\n");
689                 return IRQ_NONE;
690         }
691
692         spin_lock(&host->lock);
693
694         mask &= 0xffff;         /* only 16 tags possible */
695         if (!mask) {
696                 VPRINTK("QUICK EXIT 3\n");
697                 goto done_irq;
698         }
699
700         writel(mask, mmio_base + PDC_INT_SEQMASK);
701
702         for (i = 0; i < host->n_ports; i++) {
703                 VPRINTK("port %u\n", i);
704                 ap = host->ports[i];
705                 tmp = mask & (1 << (i + 1));
706                 if (tmp && ap &&
707                     !(ap->flags & ATA_FLAG_DISABLED)) {
708                         struct ata_queued_cmd *qc;
709
710                         qc = ata_qc_from_tag(ap, ap->active_tag);
711                         if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING)))
712                                 handled += pdc_host_intr(ap, qc);
713                 }
714         }
715
716         VPRINTK("EXIT\n");
717
718 done_irq:
719         spin_unlock(&host->lock);
720         return IRQ_RETVAL(handled);
721 }
722
723 static inline void pdc_packet_start(struct ata_queued_cmd *qc)
724 {
725         struct ata_port *ap = qc->ap;
726         struct pdc_port_priv *pp = ap->private_data;
727         void __iomem *mmio = ap->host->iomap[PDC_MMIO_BAR];
728         unsigned int port_no = ap->port_no;
729         u8 seq = (u8) (port_no + 1);
730
731         VPRINTK("ENTER, ap %p\n", ap);
732
733         writel(0x00000001, mmio + (seq * 4));
734         readl(mmio + (seq * 4));        /* flush */
735
736         pp->pkt[2] = seq;
737         wmb();                  /* flush PRD, pkt writes */
738         writel(pp->pkt_dma, ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT);
739         readl(ap->ioaddr.cmd_addr + PDC_PKT_SUBMIT); /* flush */
740 }
741
742 static unsigned int pdc_qc_issue_prot(struct ata_queued_cmd *qc)
743 {
744         switch (qc->tf.protocol) {
745         case ATA_PROT_ATAPI_NODATA:
746                 if (qc->dev->flags & ATA_DFLAG_CDB_INTR)
747                         break;
748                 /*FALLTHROUGH*/
749         case ATA_PROT_ATAPI_DMA:
750         case ATA_PROT_DMA:
751         case ATA_PROT_NODATA:
752                 pdc_packet_start(qc);
753                 return 0;
754
755         default:
756                 break;
757         }
758
759         return ata_qc_issue_prot(qc);
760 }
761
762 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf)
763 {
764         WARN_ON (tf->protocol == ATA_PROT_DMA ||
765                  tf->protocol == ATA_PROT_NODATA);
766         ata_tf_load(ap, tf);
767 }
768
769
770 static void pdc_exec_command_mmio(struct ata_port *ap, const struct ata_taskfile *tf)
771 {
772         WARN_ON (tf->protocol == ATA_PROT_DMA ||
773                  tf->protocol == ATA_PROT_NODATA);
774         ata_exec_command(ap, tf);
775 }
776
777 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc)
778 {
779         u8 *scsicmd = qc->scsicmd->cmnd;
780         int pio = 1; /* atapi dma off by default */
781
782         /* Whitelist commands that may use DMA. */
783         switch (scsicmd[0]) {
784         case WRITE_12:
785         case WRITE_10:
786         case WRITE_6:
787         case READ_12:
788         case READ_10:
789         case READ_6:
790         case 0xad: /* READ_DVD_STRUCTURE */
791         case 0xbe: /* READ_CD */
792                 pio = 0;
793         }
794         /* -45150 (FFFF4FA2) to -1 (FFFFFFFF) shall use PIO mode */
795         if (scsicmd[0] == WRITE_10) {
796                 unsigned int lba;
797                 lba = (scsicmd[2] << 24) | (scsicmd[3] << 16) | (scsicmd[4] << 8) | scsicmd[5];
798                 if (lba >= 0xFFFF4FA2)
799                         pio = 1;
800         }
801         return pio;
802 }
803
804 static int pdc_old_check_atapi_dma(struct ata_queued_cmd *qc)
805 {
806         struct ata_port *ap = qc->ap;
807
808         /* First generation chips cannot use ATAPI DMA on SATA ports */
809         if (sata_scr_valid(ap))
810                 return 1;
811         return pdc_check_atapi_dma(qc);
812 }
813
814 static void pdc_ata_setup_port(struct ata_ioports *port, void __iomem *base)
815 {
816         port->cmd_addr          = base;
817         port->data_addr         = base;
818         port->feature_addr      =
819         port->error_addr        = base + 0x4;
820         port->nsect_addr        = base + 0x8;
821         port->lbal_addr         = base + 0xc;
822         port->lbam_addr         = base + 0x10;
823         port->lbah_addr         = base + 0x14;
824         port->device_addr       = base + 0x18;
825         port->command_addr      =
826         port->status_addr       = base + 0x1c;
827         port->altstatus_addr    =
828         port->ctl_addr          = base + 0x38;
829 }
830
831
832 static void pdc_host_init(unsigned int chip_id, struct ata_probe_ent *pe)
833 {
834         void __iomem *mmio = pe->iomap[PDC_MMIO_BAR];
835         struct pdc_host_priv *hp = pe->private_data;
836         int hotplug_offset;
837         u32 tmp;
838
839         if (hp->flags & PDC_FLAG_GEN_II)
840                 hotplug_offset = PDC2_SATA_PLUG_CSR;
841         else
842                 hotplug_offset = PDC_SATA_PLUG_CSR;
843
844         /*
845          * Except for the hotplug stuff, this is voodoo from the
846          * Promise driver.  Label this entire section
847          * "TODO: figure out why we do this"
848          */
849
850         /* enable BMR_BURST, maybe change FIFO_SHD to 8 dwords */
851         tmp = readl(mmio + PDC_FLASH_CTL);
852         tmp |= 0x02000; /* bit 13 (enable bmr burst) */
853         if (!(hp->flags & PDC_FLAG_GEN_II))
854                 tmp |= 0x10000; /* bit 16 (fifo threshold at 8 dw) */
855         writel(tmp, mmio + PDC_FLASH_CTL);
856
857         /* clear plug/unplug flags for all ports */
858         tmp = readl(mmio + hotplug_offset);
859         writel(tmp | 0xff, mmio + hotplug_offset);
860
861         /* mask plug/unplug ints */
862         tmp = readl(mmio + hotplug_offset);
863         writel(tmp | 0xff0000, mmio + hotplug_offset);
864
865         /* don't initialise TBG or SLEW on 2nd generation chips */
866         if (hp->flags & PDC_FLAG_GEN_II)
867                 return;
868
869         /* reduce TBG clock to 133 Mhz. */
870         tmp = readl(mmio + PDC_TBG_MODE);
871         tmp &= ~0x30000; /* clear bit 17, 16*/
872         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
873         writel(tmp, mmio + PDC_TBG_MODE);
874
875         readl(mmio + PDC_TBG_MODE);     /* flush */
876         msleep(10);
877
878         /* adjust slew rate control register. */
879         tmp = readl(mmio + PDC_SLEW_CTL);
880         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
881         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
882         writel(tmp, mmio + PDC_SLEW_CTL);
883 }
884
885 static int pdc_ata_init_one (struct pci_dev *pdev, const struct pci_device_id *ent)
886 {
887         static int printed_version;
888         struct ata_probe_ent *probe_ent;
889         struct pdc_host_priv *hp;
890         void __iomem *base;
891         unsigned int board_idx = (unsigned int) ent->driver_data;
892         int rc;
893         u8 tmp;
894
895         if (!printed_version++)
896                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
897
898         rc = pcim_enable_device(pdev);
899         if (rc)
900                 return rc;
901
902         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
903         if (rc == -EBUSY)
904                 pcim_pin_device(pdev);
905         if (rc)
906                 return rc;
907
908         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
909         if (rc)
910                 return rc;
911         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
912         if (rc)
913                 return rc;
914
915         probe_ent = devm_kzalloc(&pdev->dev, sizeof(*probe_ent), GFP_KERNEL);
916         if (probe_ent == NULL)
917                 return -ENOMEM;
918
919         probe_ent->dev = pci_dev_to_dev(pdev);
920         INIT_LIST_HEAD(&probe_ent->node);
921
922         hp = devm_kzalloc(&pdev->dev, sizeof(*hp), GFP_KERNEL);
923         if (hp == NULL)
924                 return -ENOMEM;
925
926         probe_ent->private_data = hp;
927
928         probe_ent->sht          = pdc_port_info[board_idx].sht;
929         probe_ent->port_flags   = pdc_port_info[board_idx].flags;
930         probe_ent->pio_mask     = pdc_port_info[board_idx].pio_mask;
931         probe_ent->mwdma_mask   = pdc_port_info[board_idx].mwdma_mask;
932         probe_ent->udma_mask    = pdc_port_info[board_idx].udma_mask;
933         probe_ent->port_ops     = pdc_port_info[board_idx].port_ops;
934
935         probe_ent->irq = pdev->irq;
936         probe_ent->irq_flags = IRQF_SHARED;
937         probe_ent->iomap = pcim_iomap_table(pdev);
938
939         base = probe_ent->iomap[PDC_MMIO_BAR];
940
941         pdc_ata_setup_port(&probe_ent->port[0], base + 0x200);
942         pdc_ata_setup_port(&probe_ent->port[1], base + 0x280);
943
944         probe_ent->port[0].scr_addr = base + 0x400;
945         probe_ent->port[1].scr_addr = base + 0x500;
946
947         /* notice 4-port boards */
948         switch (board_idx) {
949         case board_40518:
950                 hp->flags |= PDC_FLAG_GEN_II;
951                 /* Fall through */
952         case board_20319:
953                 probe_ent->n_ports = 4;
954
955                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
956                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
957
958                 probe_ent->port[2].scr_addr = base + 0x600;
959                 probe_ent->port[3].scr_addr = base + 0x700;
960                 break;
961         case board_2057x:
962                 hp->flags |= PDC_FLAG_GEN_II;
963                 /* Fall through */
964         case board_2037x:
965                 /* TX2plus boards also have a PATA port */
966                 tmp = readb(base + PDC_FLASH_CTL+1);
967                 if (!(tmp & 0x80)) {
968                         probe_ent->n_ports = 3;
969                         pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
970                         hp->port_flags[2] = ATA_FLAG_SLAVE_POSS;
971                         printk(KERN_INFO DRV_NAME " PATA port found\n");
972                 } else
973                         probe_ent->n_ports = 2;
974                 hp->port_flags[0] = ATA_FLAG_SATA;
975                 hp->port_flags[1] = ATA_FLAG_SATA;
976                 break;
977         case board_20619:
978                 probe_ent->n_ports = 4;
979
980                 pdc_ata_setup_port(&probe_ent->port[2], base + 0x300);
981                 pdc_ata_setup_port(&probe_ent->port[3], base + 0x380);
982
983                 probe_ent->port[2].scr_addr = base + 0x600;
984                 probe_ent->port[3].scr_addr = base + 0x700;
985                 break;
986         default:
987                 BUG();
988                 break;
989         }
990
991         pci_set_master(pdev);
992
993         /* initialize adapter */
994         pdc_host_init(board_idx, probe_ent);
995
996         if (!ata_device_add(probe_ent))
997                 return -ENODEV;
998
999         devm_kfree(&pdev->dev, probe_ent);
1000         return 0;
1001 }
1002
1003
1004 static int __init pdc_ata_init(void)
1005 {
1006         return pci_register_driver(&pdc_ata_pci_driver);
1007 }
1008
1009
1010 static void __exit pdc_ata_exit(void)
1011 {
1012         pci_unregister_driver(&pdc_ata_pci_driver);
1013 }
1014
1015
1016 MODULE_AUTHOR("Jeff Garzik");
1017 MODULE_DESCRIPTION("Promise ATA TX2/TX4/TX4000 low-level driver");
1018 MODULE_LICENSE("GPL");
1019 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
1020 MODULE_VERSION(DRV_VERSION);
1021
1022 module_init(pdc_ata_init);
1023 module_exit(pdc_ata_exit);