7e194d81c1b643f94ac7f9eeee4c2cec5ba3f659
[linux-3.10.git] / drivers / ata / pata_pdc202xx_old.c
1 /*
2  * pata_pdc202xx_old.c  - Promise PDC202xx PATA for new ATA layer
3  *                        (C) 2005 Red Hat Inc
4  *                        Alan Cox <alan@redhat.com>
5  *
6  * Based in part on linux/drivers/ide/pci/pdc202xx_old.c
7  *
8  * First cut with LBA48/ATAPI
9  *
10  * TODO:
11  *      Channel interlock/reset on both required ?
12  */
13
14 #include <linux/kernel.h>
15 #include <linux/module.h>
16 #include <linux/pci.h>
17 #include <linux/init.h>
18 #include <linux/blkdev.h>
19 #include <linux/delay.h>
20 #include <scsi/scsi_host.h>
21 #include <linux/libata.h>
22
23 #define DRV_NAME "pata_pdc202xx_old"
24 #define DRV_VERSION "0.2.3"
25
26 /**
27  *      pdc2024x_pre_reset              -       probe begin
28  *      @ap: ATA port
29  *
30  *      Set up cable type and use generic probe init
31  */
32
33 static int pdc2024x_pre_reset(struct ata_port *ap)
34 {
35         ap->cbl = ATA_CBL_PATA40;
36         return ata_std_prereset(ap);
37 }
38
39
40 static void pdc2024x_error_handler(struct ata_port *ap)
41 {
42         ata_bmdma_drive_eh(ap, pdc2024x_pre_reset, ata_std_softreset, NULL, ata_std_postreset);
43 }
44
45
46 static int pdc2026x_pre_reset(struct ata_port *ap)
47 {
48         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
49         u16 cis;
50
51         pci_read_config_word(pdev, 0x50, &cis);
52         if (cis & (1 << (10 + ap->port_no)))
53                 ap->cbl = ATA_CBL_PATA80;
54         else
55                 ap->cbl = ATA_CBL_PATA40;
56
57         return ata_std_prereset(ap);
58 }
59
60 static void pdc2026x_error_handler(struct ata_port *ap)
61 {
62         ata_bmdma_drive_eh(ap, pdc2026x_pre_reset, ata_std_softreset, NULL, ata_std_postreset);
63 }
64
65 /**
66  *      pdc202xx_configure_piomode      -       set chip PIO timing
67  *      @ap: ATA interface
68  *      @adev: ATA device
69  *      @pio: PIO mode
70  *
71  *      Called to do the PIO mode setup. Our timing registers are shared
72  *      so a configure_dmamode call will undo any work we do here and vice
73  *      versa
74  */
75
76 static void pdc202xx_configure_piomode(struct ata_port *ap, struct ata_device *adev, int pio)
77 {
78         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
79         int port = 0x60 + 4 * ap->port_no + 2 * adev->devno;
80         static u16 pio_timing[5] = {
81                 0x0913, 0x050C , 0x0308, 0x0206, 0x0104
82         };
83         u8 r_ap, r_bp;
84
85         pci_read_config_byte(pdev, port, &r_ap);
86         pci_read_config_byte(pdev, port + 1, &r_bp);
87         r_ap &= ~0x3F;  /* Preserve ERRDY_EN, SYNC_IN */
88         r_bp &= ~0x07;
89         r_ap |= (pio_timing[pio] >> 8);
90         r_bp |= (pio_timing[pio] & 0xFF);
91
92         if (ata_pio_need_iordy(adev))
93                 r_ap |= 0x20;   /* IORDY enable */
94         if (adev->class == ATA_DEV_ATA)
95                 r_ap |= 0x10;   /* FIFO enable */
96         pci_write_config_byte(pdev, port, r_ap);
97         pci_write_config_byte(pdev, port + 1, r_bp);
98 }
99
100 /**
101  *      pdc202xx_set_piomode    -       set initial PIO mode data
102  *      @ap: ATA interface
103  *      @adev: ATA device
104  *
105  *      Called to do the PIO mode setup. Our timing registers are shared
106  *      but we want to set the PIO timing by default.
107  */
108
109 static void pdc202xx_set_piomode(struct ata_port *ap, struct ata_device *adev)
110 {
111         pdc202xx_configure_piomode(ap, adev, adev->pio_mode - XFER_PIO_0);
112 }
113
114 /**
115  *      pdc202xx_configure_dmamode      -       set DMA mode in chip
116  *      @ap: ATA interface
117  *      @adev: ATA device
118  *
119  *      Load DMA cycle times into the chip ready for a DMA transfer
120  *      to occur.
121  */
122
123 static void pdc202xx_set_dmamode(struct ata_port *ap, struct ata_device *adev)
124 {
125         struct pci_dev *pdev = to_pci_dev(ap->host->dev);
126         int port = 0x60 + 4 * ap->port_no + 2 * adev->devno;
127         static u8 udma_timing[6][2] = {
128                 { 0x60, 0x03 }, /* 33 Mhz Clock */
129                 { 0x40, 0x02 },
130                 { 0x20, 0x01 },
131                 { 0x40, 0x02 }, /* 66 Mhz Clock */
132                 { 0x20, 0x01 },
133                 { 0x20, 0x01 }
134         };
135         u8 r_bp, r_cp;
136
137         pci_read_config_byte(pdev, port + 1, &r_bp);
138         pci_read_config_byte(pdev, port + 2, &r_cp);
139
140         r_bp &= ~0xF0;
141         r_cp &= ~0x0F;
142
143         if (adev->dma_mode >= XFER_UDMA_0) {
144                 int speed = adev->dma_mode - XFER_UDMA_0;
145                 r_bp |= udma_timing[speed][0];
146                 r_cp |= udma_timing[speed][1];
147
148         } else {
149                 int speed = adev->dma_mode - XFER_MW_DMA_0;
150                 r_bp |= 0x60;
151                 r_cp |= (5 - speed);
152         }
153         pci_write_config_byte(pdev, port + 1, r_bp);
154         pci_write_config_byte(pdev, port + 2, r_cp);
155
156 }
157
158 /**
159  *      pdc2026x_bmdma_start            -       DMA engine begin
160  *      @qc: ATA command
161  *
162  *      In UDMA3 or higher we have to clock switch for the duration of the
163  *      DMA transfer sequence.
164  */
165
166 static void pdc2026x_bmdma_start(struct ata_queued_cmd *qc)
167 {
168         struct ata_port *ap = qc->ap;
169         struct ata_device *adev = qc->dev;
170         struct ata_taskfile *tf = &qc->tf;
171         int sel66 = ap->port_no ? 0x08: 0x02;
172
173         void __iomem *master = ap->host->ports[0]->ioaddr.bmdma_addr;
174         void __iomem *clock = master + 0x11;
175         void __iomem *atapi_reg = master + 0x20 + (4 * ap->port_no);
176
177         u32 len;
178
179         /* Check we keep host level locking here */
180         if (adev->dma_mode >= XFER_UDMA_2)
181                 iowrite8(ioread8(clock) | sel66, clock);
182         else
183                 iowrite8(ioread8(clock) & ~sel66, clock);
184
185         /* The DMA clocks may have been trashed by a reset. FIXME: make conditional
186            and move to qc_issue ? */
187         pdc202xx_set_dmamode(ap, qc->dev);
188
189         /* Cases the state machine will not complete correctly without help */
190         if ((tf->flags & ATA_TFLAG_LBA48) ||  tf->protocol == ATA_PROT_ATAPI_DMA)
191         {
192                 len = qc->nbytes;
193
194                 if (tf->flags & ATA_TFLAG_WRITE)
195                         len |= 0x06000000;
196                 else
197                         len |= 0x05000000;
198
199                 iowrite32(len, atapi_reg);
200         }
201
202         /* Activate DMA */
203         ata_bmdma_start(qc);
204 }
205
206 /**
207  *      pdc2026x_bmdma_end              -       DMA engine stop
208  *      @qc: ATA command
209  *
210  *      After a DMA completes we need to put the clock back to 33MHz for
211  *      PIO timings.
212  */
213
214 static void pdc2026x_bmdma_stop(struct ata_queued_cmd *qc)
215 {
216         struct ata_port *ap = qc->ap;
217         struct ata_device *adev = qc->dev;
218         struct ata_taskfile *tf = &qc->tf;
219
220         int sel66 = ap->port_no ? 0x08: 0x02;
221         /* The clock bits are in the same register for both channels */
222         void __iomem *master = ap->host->ports[0]->ioaddr.bmdma_addr;
223         void __iomem *clock = master + 0x11;
224         void __iomem *atapi_reg = master + 0x20 + (4 * ap->port_no);
225
226         /* Cases the state machine will not complete correctly */
227         if (tf->protocol == ATA_PROT_ATAPI_DMA || ( tf->flags & ATA_TFLAG_LBA48)) {
228                 iowrite32(0, atapi_reg);
229                 iowrite8(ioread8(clock) & ~sel66, clock);
230         }
231         /* Check we keep host level locking here */
232         /* Flip back to 33Mhz for PIO */
233         if (adev->dma_mode >= XFER_UDMA_2)
234                 iowrite8(ioread8(clock) & ~sel66, clock);
235
236         ata_bmdma_stop(qc);
237 }
238
239 /**
240  *      pdc2026x_dev_config     -       device setup hook
241  *      @ap: ATA port
242  *      @adev: newly found device
243  *
244  *      Perform chip specific early setup. We need to lock the transfer
245  *      sizes to 8bit to avoid making the state engine on the 2026x cards
246  *      barf.
247  */
248
249 static void pdc2026x_dev_config(struct ata_port *ap, struct ata_device *adev)
250 {
251         adev->max_sectors = 256;
252 }
253
254 static struct scsi_host_template pdc202xx_sht = {
255         .module                 = THIS_MODULE,
256         .name                   = DRV_NAME,
257         .ioctl                  = ata_scsi_ioctl,
258         .queuecommand           = ata_scsi_queuecmd,
259         .can_queue              = ATA_DEF_QUEUE,
260         .this_id                = ATA_SHT_THIS_ID,
261         .sg_tablesize           = LIBATA_MAX_PRD,
262         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
263         .emulated               = ATA_SHT_EMULATED,
264         .use_clustering         = ATA_SHT_USE_CLUSTERING,
265         .proc_name              = DRV_NAME,
266         .dma_boundary           = ATA_DMA_BOUNDARY,
267         .slave_configure        = ata_scsi_slave_config,
268         .slave_destroy          = ata_scsi_slave_destroy,
269         .bios_param             = ata_std_bios_param,
270         .resume                 = ata_scsi_device_resume,
271         .suspend                = ata_scsi_device_suspend,
272 };
273
274 static struct ata_port_operations pdc2024x_port_ops = {
275         .port_disable   = ata_port_disable,
276         .set_piomode    = pdc202xx_set_piomode,
277         .set_dmamode    = pdc202xx_set_dmamode,
278         .mode_filter    = ata_pci_default_filter,
279         .tf_load        = ata_tf_load,
280         .tf_read        = ata_tf_read,
281         .check_status   = ata_check_status,
282         .exec_command   = ata_exec_command,
283         .dev_select     = ata_std_dev_select,
284
285         .freeze         = ata_bmdma_freeze,
286         .thaw           = ata_bmdma_thaw,
287         .error_handler  = pdc2024x_error_handler,
288         .post_internal_cmd = ata_bmdma_post_internal_cmd,
289
290         .bmdma_setup    = ata_bmdma_setup,
291         .bmdma_start    = ata_bmdma_start,
292         .bmdma_stop     = ata_bmdma_stop,
293         .bmdma_status   = ata_bmdma_status,
294
295         .qc_prep        = ata_qc_prep,
296         .qc_issue       = ata_qc_issue_prot,
297         .data_xfer      = ata_data_xfer,
298
299         .irq_handler    = ata_interrupt,
300         .irq_clear      = ata_bmdma_irq_clear,
301
302         .port_start     = ata_port_start,
303 };
304
305 static struct ata_port_operations pdc2026x_port_ops = {
306         .port_disable   = ata_port_disable,
307         .set_piomode    = pdc202xx_set_piomode,
308         .set_dmamode    = pdc202xx_set_dmamode,
309         .mode_filter    = ata_pci_default_filter,
310         .tf_load        = ata_tf_load,
311         .tf_read        = ata_tf_read,
312         .check_status   = ata_check_status,
313         .exec_command   = ata_exec_command,
314         .dev_select     = ata_std_dev_select,
315         .dev_config     = pdc2026x_dev_config,
316
317         .freeze         = ata_bmdma_freeze,
318         .thaw           = ata_bmdma_thaw,
319         .error_handler  = pdc2026x_error_handler,
320         .post_internal_cmd = ata_bmdma_post_internal_cmd,
321
322         .bmdma_setup    = ata_bmdma_setup,
323         .bmdma_start    = pdc2026x_bmdma_start,
324         .bmdma_stop     = pdc2026x_bmdma_stop,
325         .bmdma_status   = ata_bmdma_status,
326
327         .qc_prep        = ata_qc_prep,
328         .qc_issue       = ata_qc_issue_prot,
329         .data_xfer      = ata_data_xfer,
330
331         .irq_handler    = ata_interrupt,
332         .irq_clear      = ata_bmdma_irq_clear,
333
334         .port_start     = ata_port_start,
335 };
336
337 static int pdc202xx_init_one(struct pci_dev *dev, const struct pci_device_id *id)
338 {
339         static struct ata_port_info info[3] = {
340                 {
341                         .sht = &pdc202xx_sht,
342                         .flags = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
343                         .pio_mask = 0x1f,
344                         .mwdma_mask = 0x07,
345                         .udma_mask = ATA_UDMA2,
346                         .port_ops = &pdc2024x_port_ops
347                 },
348                 {
349                         .sht = &pdc202xx_sht,
350                         .flags = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
351                         .pio_mask = 0x1f,
352                         .mwdma_mask = 0x07,
353                         .udma_mask = ATA_UDMA4,
354                         .port_ops = &pdc2026x_port_ops
355                 },
356                 {
357                         .sht = &pdc202xx_sht,
358                         .flags = ATA_FLAG_SLAVE_POSS | ATA_FLAG_SRST,
359                         .pio_mask = 0x1f,
360                         .mwdma_mask = 0x07,
361                         .udma_mask = ATA_UDMA5,
362                         .port_ops = &pdc2026x_port_ops
363                 }
364
365         };
366         static struct ata_port_info *port_info[2];
367
368         port_info[0] = port_info[1] = &info[id->driver_data];
369
370         if (dev->device == PCI_DEVICE_ID_PROMISE_20265) {
371                 struct pci_dev *bridge = dev->bus->self;
372                 /* Don't grab anything behind a Promise I2O RAID */
373                 if (bridge && bridge->vendor == PCI_VENDOR_ID_INTEL) {
374                         if( bridge->device == PCI_DEVICE_ID_INTEL_I960)
375                                 return -ENODEV;
376                         if( bridge->device == PCI_DEVICE_ID_INTEL_I960RM)
377                                 return -ENODEV;
378                 }
379         }
380         return ata_pci_init_one(dev, port_info, 2);
381 }
382
383 static const struct pci_device_id pdc202xx[] = {
384         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20246), 0 },
385         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20262), 1 },
386         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20263), 1 },
387         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20265), 2 },
388         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20267), 2 },
389
390         { },
391 };
392
393 static struct pci_driver pdc202xx_pci_driver = {
394         .name           = DRV_NAME,
395         .id_table       = pdc202xx,
396         .probe          = pdc202xx_init_one,
397         .remove         = ata_pci_remove_one,
398         .suspend        = ata_pci_device_suspend,
399         .resume         = ata_pci_device_resume,
400 };
401
402 static int __init pdc202xx_init(void)
403 {
404         return pci_register_driver(&pdc202xx_pci_driver);
405 }
406
407 static void __exit pdc202xx_exit(void)
408 {
409         pci_unregister_driver(&pdc202xx_pci_driver);
410 }
411
412 MODULE_AUTHOR("Alan Cox");
413 MODULE_DESCRIPTION("low-level driver for Promise 2024x and 20262-20267");
414 MODULE_LICENSE("GPL");
415 MODULE_DEVICE_TABLE(pci, pdc202xx);
416 MODULE_VERSION(DRV_VERSION);
417
418 module_init(pdc202xx_init);
419 module_exit(pdc202xx_exit);