libata: beef up iterators
[linux-3.10.git] / drivers / ata / pata_pdc2027x.c
1 /*
2  *  Promise PATA TX2/TX4/TX2000/133 IDE driver for pdc20268 to pdc20277.
3  *
4  *  This program is free software; you can redistribute it and/or
5  *  modify it under the terms of the GNU General Public License
6  *  as published by the Free Software Foundation; either version
7  *  2 of the License, or (at your option) any later version.
8  *
9  *  Ported to libata by:
10  *  Albert Lee <albertcc@tw.ibm.com> IBM Corporation
11  *
12  *  Copyright (C) 1998-2002             Andre Hedrick <andre@linux-ide.org>
13  *  Portions Copyright (C) 1999 Promise Technology, Inc.
14  *
15  *  Author: Frank Tiernan (frankt@promise.com)
16  *  Released under terms of General Public License
17  *
18  *
19  *  libata documentation is available via 'make {ps|pdf}docs',
20  *  as Documentation/DocBook/libata.*
21  *
22  *  Hardware information only available under NDA.
23  *
24  */
25 #include <linux/kernel.h>
26 #include <linux/module.h>
27 #include <linux/pci.h>
28 #include <linux/init.h>
29 #include <linux/blkdev.h>
30 #include <linux/delay.h>
31 #include <linux/device.h>
32 #include <scsi/scsi.h>
33 #include <scsi/scsi_host.h>
34 #include <scsi/scsi_cmnd.h>
35 #include <linux/libata.h>
36
37 #define DRV_NAME        "pata_pdc2027x"
38 #define DRV_VERSION     "1.0"
39 #undef PDC_DEBUG
40
41 #ifdef PDC_DEBUG
42 #define PDPRINTK(fmt, args...) printk(KERN_ERR "%s: " fmt, __func__, ## args)
43 #else
44 #define PDPRINTK(fmt, args...)
45 #endif
46
47 enum {
48         PDC_MMIO_BAR            = 5,
49
50         PDC_UDMA_100            = 0,
51         PDC_UDMA_133            = 1,
52
53         PDC_100_MHZ             = 100000000,
54         PDC_133_MHZ             = 133333333,
55
56         PDC_SYS_CTL             = 0x1100,
57         PDC_ATA_CTL             = 0x1104,
58         PDC_GLOBAL_CTL          = 0x1108,
59         PDC_CTCR0               = 0x110C,
60         PDC_CTCR1               = 0x1110,
61         PDC_BYTE_COUNT          = 0x1120,
62         PDC_PLL_CTL             = 0x1202,
63 };
64
65 static int pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
66 static int pdc2027x_prereset(struct ata_link *link, unsigned long deadline);
67 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev);
68 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev);
69 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc);
70 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask);
71 static int pdc2027x_cable_detect(struct ata_port *ap);
72 static int pdc2027x_set_mode(struct ata_link *link, struct ata_device **r_failed);
73
74 /*
75  * ATA Timing Tables based on 133MHz controller clock.
76  * These tables are only used when the controller is in 133MHz clock.
77  * If the controller is in 100MHz clock, the ASIC hardware will
78  * set the timing registers automatically when "set feature" command
79  * is issued to the device. However, if the controller clock is 133MHz,
80  * the following tables must be used.
81  */
82 static struct pdc2027x_pio_timing {
83         u8 value0, value1, value2;
84 } pdc2027x_pio_timing_tbl [] = {
85         { 0xfb, 0x2b, 0xac }, /* PIO mode 0 */
86         { 0x46, 0x29, 0xa4 }, /* PIO mode 1 */
87         { 0x23, 0x26, 0x64 }, /* PIO mode 2 */
88         { 0x27, 0x0d, 0x35 }, /* PIO mode 3, IORDY on, Prefetch off */
89         { 0x23, 0x09, 0x25 }, /* PIO mode 4, IORDY on, Prefetch off */
90 };
91
92 static struct pdc2027x_mdma_timing {
93         u8 value0, value1;
94 } pdc2027x_mdma_timing_tbl [] = {
95         { 0xdf, 0x5f }, /* MDMA mode 0 */
96         { 0x6b, 0x27 }, /* MDMA mode 1 */
97         { 0x69, 0x25 }, /* MDMA mode 2 */
98 };
99
100 static struct pdc2027x_udma_timing {
101         u8 value0, value1, value2;
102 } pdc2027x_udma_timing_tbl [] = {
103         { 0x4a, 0x0f, 0xd5 }, /* UDMA mode 0 */
104         { 0x3a, 0x0a, 0xd0 }, /* UDMA mode 1 */
105         { 0x2a, 0x07, 0xcd }, /* UDMA mode 2 */
106         { 0x1a, 0x05, 0xcd }, /* UDMA mode 3 */
107         { 0x1a, 0x03, 0xcd }, /* UDMA mode 4 */
108         { 0x1a, 0x02, 0xcb }, /* UDMA mode 5 */
109         { 0x1a, 0x01, 0xcb }, /* UDMA mode 6 */
110 };
111
112 static const struct pci_device_id pdc2027x_pci_tbl[] = {
113         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20268), PDC_UDMA_100 },
114         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20269), PDC_UDMA_133 },
115         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20270), PDC_UDMA_100 },
116         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20271), PDC_UDMA_133 },
117         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20275), PDC_UDMA_133 },
118         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20276), PDC_UDMA_133 },
119         { PCI_VDEVICE(PROMISE, PCI_DEVICE_ID_PROMISE_20277), PDC_UDMA_133 },
120
121         { }     /* terminate list */
122 };
123
124 static struct pci_driver pdc2027x_pci_driver = {
125         .name                   = DRV_NAME,
126         .id_table               = pdc2027x_pci_tbl,
127         .probe                  = pdc2027x_init_one,
128         .remove                 = ata_pci_remove_one,
129 };
130
131 static struct scsi_host_template pdc2027x_sht = {
132         ATA_BMDMA_SHT(DRV_NAME),
133 };
134
135 static struct ata_port_operations pdc2027x_pata100_ops = {
136         .inherits               = &ata_bmdma_port_ops,
137         .check_atapi_dma        = pdc2027x_check_atapi_dma,
138         .cable_detect           = pdc2027x_cable_detect,
139         .prereset               = pdc2027x_prereset,
140 };
141
142 static struct ata_port_operations pdc2027x_pata133_ops = {
143         .inherits               = &pdc2027x_pata100_ops,
144         .mode_filter            = pdc2027x_mode_filter,
145         .set_piomode            = pdc2027x_set_piomode,
146         .set_dmamode            = pdc2027x_set_dmamode,
147         .set_mode               = pdc2027x_set_mode,
148 };
149
150 static struct ata_port_info pdc2027x_port_info[] = {
151         /* PDC_UDMA_100 */
152         {
153                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
154                                   ATA_FLAG_MMIO,
155                 .pio_mask       = 0x1f, /* pio0-4 */
156                 .mwdma_mask     = 0x07, /* mwdma0-2 */
157                 .udma_mask      = ATA_UDMA5, /* udma0-5 */
158                 .port_ops       = &pdc2027x_pata100_ops,
159         },
160         /* PDC_UDMA_133 */
161         {
162                 .flags          = ATA_FLAG_NO_LEGACY | ATA_FLAG_SLAVE_POSS |
163                                   ATA_FLAG_MMIO,
164                 .pio_mask       = 0x1f, /* pio0-4 */
165                 .mwdma_mask     = 0x07, /* mwdma0-2 */
166                 .udma_mask      = ATA_UDMA6, /* udma0-6 */
167                 .port_ops       = &pdc2027x_pata133_ops,
168         },
169 };
170
171 MODULE_AUTHOR("Andre Hedrick, Frank Tiernan, Albert Lee");
172 MODULE_DESCRIPTION("libata driver module for Promise PDC20268 to PDC20277");
173 MODULE_LICENSE("GPL");
174 MODULE_VERSION(DRV_VERSION);
175 MODULE_DEVICE_TABLE(pci, pdc2027x_pci_tbl);
176
177 /**
178  *      port_mmio - Get the MMIO address of PDC2027x extended registers
179  *      @ap: Port
180  *      @offset: offset from mmio base
181  */
182 static inline void __iomem *port_mmio(struct ata_port *ap, unsigned int offset)
183 {
184         return ap->host->iomap[PDC_MMIO_BAR] + ap->port_no * 0x100 + offset;
185 }
186
187 /**
188  *      dev_mmio - Get the MMIO address of PDC2027x extended registers
189  *      @ap: Port
190  *      @adev: device
191  *      @offset: offset from mmio base
192  */
193 static inline void __iomem *dev_mmio(struct ata_port *ap, struct ata_device *adev, unsigned int offset)
194 {
195         u8 adj = (adev->devno) ? 0x08 : 0x00;
196         return port_mmio(ap, offset) + adj;
197 }
198
199 /**
200  *      pdc2027x_pata_cable_detect - Probe host controller cable detect info
201  *      @ap: Port for which cable detect info is desired
202  *
203  *      Read 80c cable indicator from Promise extended register.
204  *      This register is latched when the system is reset.
205  *
206  *      LOCKING:
207  *      None (inherited from caller).
208  */
209 static int pdc2027x_cable_detect(struct ata_port *ap)
210 {
211         u32 cgcr;
212
213         /* check cable detect results */
214         cgcr = ioread32(port_mmio(ap, PDC_GLOBAL_CTL));
215         if (cgcr & (1 << 26))
216                 goto cbl40;
217
218         PDPRINTK("No cable or 80-conductor cable on port %d\n", ap->port_no);
219
220         return ATA_CBL_PATA80;
221 cbl40:
222         printk(KERN_INFO DRV_NAME ": 40-conductor cable detected on port %d\n", ap->port_no);
223         return ATA_CBL_PATA40;
224 }
225
226 /**
227  * pdc2027x_port_enabled - Check PDC ATA control register to see whether the port is enabled.
228  * @ap: Port to check
229  */
230 static inline int pdc2027x_port_enabled(struct ata_port *ap)
231 {
232         return ioread8(port_mmio(ap, PDC_ATA_CTL)) & 0x02;
233 }
234
235 /**
236  *      pdc2027x_prereset - prereset for PATA host controller
237  *      @link: Target link
238  *      @deadline: deadline jiffies for the operation
239  *
240  *      Probeinit including cable detection.
241  *
242  *      LOCKING:
243  *      None (inherited from caller).
244  */
245
246 static int pdc2027x_prereset(struct ata_link *link, unsigned long deadline)
247 {
248         /* Check whether port enabled */
249         if (!pdc2027x_port_enabled(link->ap))
250                 return -ENOENT;
251         return ata_sff_prereset(link, deadline);
252 }
253
254 /**
255  *      pdc2720x_mode_filter    -       mode selection filter
256  *      @adev: ATA device
257  *      @mask: list of modes proposed
258  *
259  *      Block UDMA on devices that cause trouble with this controller.
260  */
261
262 static unsigned long pdc2027x_mode_filter(struct ata_device *adev, unsigned long mask)
263 {
264         unsigned char model_num[ATA_ID_PROD_LEN + 1];
265         struct ata_device *pair = ata_dev_pair(adev);
266
267         if (adev->class != ATA_DEV_ATA || adev->devno == 0 || pair == NULL)
268                 return ata_bmdma_mode_filter(adev, mask);
269
270         /* Check for slave of a Maxtor at UDMA6 */
271         ata_id_c_string(pair->id, model_num, ATA_ID_PROD,
272                           ATA_ID_PROD_LEN + 1);
273         /* If the master is a maxtor in UDMA6 then the slave should not use UDMA 6 */
274         if (strstr(model_num, "Maxtor") == NULL && pair->dma_mode == XFER_UDMA_6)
275                 mask &= ~ (1 << (6 + ATA_SHIFT_UDMA));
276
277         return ata_bmdma_mode_filter(adev, mask);
278 }
279
280 /**
281  *      pdc2027x_set_piomode - Initialize host controller PATA PIO timings
282  *      @ap: Port to configure
283  *      @adev: um
284  *      @pio: PIO mode, 0 - 4
285  *
286  *      Set PIO mode for device.
287  *
288  *      LOCKING:
289  *      None (inherited from caller).
290  */
291
292 static void pdc2027x_set_piomode(struct ata_port *ap, struct ata_device *adev)
293 {
294         unsigned int pio = adev->pio_mode - XFER_PIO_0;
295         u32 ctcr0, ctcr1;
296
297         PDPRINTK("adev->pio_mode[%X]\n", adev->pio_mode);
298
299         /* Sanity check */
300         if (pio > 4) {
301                 printk(KERN_ERR DRV_NAME ": Unknown pio mode [%d] ignored\n", pio);
302                 return;
303
304         }
305
306         /* Set the PIO timing registers using value table for 133MHz */
307         PDPRINTK("Set pio regs... \n");
308
309         ctcr0 = ioread32(dev_mmio(ap, adev, PDC_CTCR0));
310         ctcr0 &= 0xffff0000;
311         ctcr0 |= pdc2027x_pio_timing_tbl[pio].value0 |
312                 (pdc2027x_pio_timing_tbl[pio].value1 << 8);
313         iowrite32(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
314
315         ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
316         ctcr1 &= 0x00ffffff;
317         ctcr1 |= (pdc2027x_pio_timing_tbl[pio].value2 << 24);
318         iowrite32(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
319
320         PDPRINTK("Set pio regs done\n");
321
322         PDPRINTK("Set to pio mode[%u] \n", pio);
323 }
324
325 /**
326  *      pdc2027x_set_dmamode - Initialize host controller PATA UDMA timings
327  *      @ap: Port to configure
328  *      @adev: um
329  *      @udma: udma mode, XFER_UDMA_0 to XFER_UDMA_6
330  *
331  *      Set UDMA mode for device.
332  *
333  *      LOCKING:
334  *      None (inherited from caller).
335  */
336 static void pdc2027x_set_dmamode(struct ata_port *ap, struct ata_device *adev)
337 {
338         unsigned int dma_mode = adev->dma_mode;
339         u32 ctcr0, ctcr1;
340
341         if ((dma_mode >= XFER_UDMA_0) &&
342            (dma_mode <= XFER_UDMA_6)) {
343                 /* Set the UDMA timing registers with value table for 133MHz */
344                 unsigned int udma_mode = dma_mode & 0x07;
345
346                 if (dma_mode == XFER_UDMA_2) {
347                         /*
348                          * Turn off tHOLD.
349                          * If tHOLD is '1', the hardware will add half clock for data hold time.
350                          * This code segment seems to be no effect. tHOLD will be overwritten below.
351                          */
352                         ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
353                         iowrite32(ctcr1 & ~(1 << 7), dev_mmio(ap, adev, PDC_CTCR1));
354                 }
355
356                 PDPRINTK("Set udma regs... \n");
357
358                 ctcr1 = ioread32(dev_mmio(ap, adev, PDC_CTCR1));
359                 ctcr1 &= 0xff000000;
360                 ctcr1 |= pdc2027x_udma_timing_tbl[udma_mode].value0 |
361                         (pdc2027x_udma_timing_tbl[udma_mode].value1 << 8) |
362                         (pdc2027x_udma_timing_tbl[udma_mode].value2 << 16);
363                 iowrite32(ctcr1, dev_mmio(ap, adev, PDC_CTCR1));
364
365                 PDPRINTK("Set udma regs done\n");
366
367                 PDPRINTK("Set to udma mode[%u] \n", udma_mode);
368
369         } else  if ((dma_mode >= XFER_MW_DMA_0) &&
370                    (dma_mode <= XFER_MW_DMA_2)) {
371                 /* Set the MDMA timing registers with value table for 133MHz */
372                 unsigned int mdma_mode = dma_mode & 0x07;
373
374                 PDPRINTK("Set mdma regs... \n");
375                 ctcr0 = ioread32(dev_mmio(ap, adev, PDC_CTCR0));
376
377                 ctcr0 &= 0x0000ffff;
378                 ctcr0 |= (pdc2027x_mdma_timing_tbl[mdma_mode].value0 << 16) |
379                         (pdc2027x_mdma_timing_tbl[mdma_mode].value1 << 24);
380
381                 iowrite32(ctcr0, dev_mmio(ap, adev, PDC_CTCR0));
382                 PDPRINTK("Set mdma regs done\n");
383
384                 PDPRINTK("Set to mdma mode[%u] \n", mdma_mode);
385         } else {
386                 printk(KERN_ERR DRV_NAME ": Unknown dma mode [%u] ignored\n", dma_mode);
387         }
388 }
389
390 /**
391  *      pdc2027x_set_mode - Set the timing registers back to correct values.
392  *      @link: link to configure
393  *      @r_failed: Returned device for failure
394  *
395  *      The pdc2027x hardware will look at "SET FEATURES" and change the timing registers
396  *      automatically. The values set by the hardware might be incorrect, under 133Mhz PLL.
397  *      This function overwrites the possibly incorrect values set by the hardware to be correct.
398  */
399 static int pdc2027x_set_mode(struct ata_link *link, struct ata_device **r_failed)
400 {
401         struct ata_port *ap = link->ap;
402         struct ata_device *dev;
403         int rc;
404
405         rc = ata_do_set_mode(link, r_failed);
406         if (rc < 0)
407                 return rc;
408
409         ata_for_each_dev(dev, link, ENABLED) {
410                 pdc2027x_set_piomode(ap, dev);
411
412                 /*
413                  * Enable prefetch if the device support PIO only.
414                  */
415                 if (dev->xfer_shift == ATA_SHIFT_PIO) {
416                         u32 ctcr1 = ioread32(dev_mmio(ap, dev, PDC_CTCR1));
417                         ctcr1 |= (1 << 25);
418                         iowrite32(ctcr1, dev_mmio(ap, dev, PDC_CTCR1));
419
420                         PDPRINTK("Turn on prefetch\n");
421                 } else {
422                         pdc2027x_set_dmamode(ap, dev);
423                 }
424         }
425         return 0;
426 }
427
428 /**
429  *      pdc2027x_check_atapi_dma - Check whether ATAPI DMA can be supported for this command
430  *      @qc: Metadata associated with taskfile to check
431  *
432  *      LOCKING:
433  *      None (inherited from caller).
434  *
435  *      RETURNS: 0 when ATAPI DMA can be used
436  *               1 otherwise
437  */
438 static int pdc2027x_check_atapi_dma(struct ata_queued_cmd *qc)
439 {
440         struct scsi_cmnd *cmd = qc->scsicmd;
441         u8 *scsicmd = cmd->cmnd;
442         int rc = 1; /* atapi dma off by default */
443
444         /*
445          * This workaround is from Promise's GPL driver.
446          * If ATAPI DMA is used for commands not in the
447          * following white list, say MODE_SENSE and REQUEST_SENSE,
448          * pdc2027x might hit the irq lost problem.
449          */
450         switch (scsicmd[0]) {
451         case READ_10:
452         case WRITE_10:
453         case READ_12:
454         case WRITE_12:
455         case READ_6:
456         case WRITE_6:
457         case 0xad: /* READ_DVD_STRUCTURE */
458         case 0xbe: /* READ_CD */
459                 /* ATAPI DMA is ok */
460                 rc = 0;
461                 break;
462         default:
463                 ;
464         }
465
466         return rc;
467 }
468
469 /**
470  * pdc_read_counter - Read the ctr counter
471  * @host: target ATA host
472  */
473
474 static long pdc_read_counter(struct ata_host *host)
475 {
476         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
477         long counter;
478         int retry = 1;
479         u32 bccrl, bccrh, bccrlv, bccrhv;
480
481 retry:
482         bccrl = ioread32(mmio_base + PDC_BYTE_COUNT) & 0x7fff;
483         bccrh = ioread32(mmio_base + PDC_BYTE_COUNT + 0x100) & 0x7fff;
484
485         /* Read the counter values again for verification */
486         bccrlv = ioread32(mmio_base + PDC_BYTE_COUNT) & 0x7fff;
487         bccrhv = ioread32(mmio_base + PDC_BYTE_COUNT + 0x100) & 0x7fff;
488
489         counter = (bccrh << 15) | bccrl;
490
491         PDPRINTK("bccrh [%X] bccrl [%X]\n", bccrh,  bccrl);
492         PDPRINTK("bccrhv[%X] bccrlv[%X]\n", bccrhv, bccrlv);
493
494         /*
495          * The 30-bit decreasing counter are read by 2 pieces.
496          * Incorrect value may be read when both bccrh and bccrl are changing.
497          * Ex. When 7900 decrease to 78FF, wrong value 7800 might be read.
498          */
499         if (retry && !(bccrh == bccrhv && bccrl >= bccrlv)) {
500                 retry--;
501                 PDPRINTK("rereading counter\n");
502                 goto retry;
503         }
504
505         return counter;
506 }
507
508 /**
509  * adjust_pll - Adjust the PLL input clock in Hz.
510  *
511  * @pdc_controller: controller specific information
512  * @host: target ATA host
513  * @pll_clock: The input of PLL in HZ
514  */
515 static void pdc_adjust_pll(struct ata_host *host, long pll_clock, unsigned int board_idx)
516 {
517         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
518         u16 pll_ctl;
519         long pll_clock_khz = pll_clock / 1000;
520         long pout_required = board_idx? PDC_133_MHZ:PDC_100_MHZ;
521         long ratio = pout_required / pll_clock_khz;
522         int F, R;
523
524         /* Sanity check */
525         if (unlikely(pll_clock_khz < 5000L || pll_clock_khz > 70000L)) {
526                 printk(KERN_ERR DRV_NAME ": Invalid PLL input clock %ldkHz, give up!\n", pll_clock_khz);
527                 return;
528         }
529
530 #ifdef PDC_DEBUG
531         PDPRINTK("pout_required is %ld\n", pout_required);
532
533         /* Show the current clock value of PLL control register
534          * (maybe already configured by the firmware)
535          */
536         pll_ctl = ioread16(mmio_base + PDC_PLL_CTL);
537
538         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
539 #endif
540
541         /*
542          * Calculate the ratio of F, R and OD
543          * POUT = (F + 2) / (( R + 2) * NO)
544          */
545         if (ratio < 8600L) { /* 8.6x */
546                 /* Using NO = 0x01, R = 0x0D */
547                 R = 0x0d;
548         } else if (ratio < 12900L) { /* 12.9x */
549                 /* Using NO = 0x01, R = 0x08 */
550                 R = 0x08;
551         } else if (ratio < 16100L) { /* 16.1x */
552                 /* Using NO = 0x01, R = 0x06 */
553                 R = 0x06;
554         } else if (ratio < 64000L) { /* 64x */
555                 R = 0x00;
556         } else {
557                 /* Invalid ratio */
558                 printk(KERN_ERR DRV_NAME ": Invalid ratio %ld, give up!\n", ratio);
559                 return;
560         }
561
562         F = (ratio * (R+2)) / 1000 - 2;
563
564         if (unlikely(F < 0 || F > 127)) {
565                 /* Invalid F */
566                 printk(KERN_ERR DRV_NAME ": F[%d] invalid!\n", F);
567                 return;
568         }
569
570         PDPRINTK("F[%d] R[%d] ratio*1000[%ld]\n", F, R, ratio);
571
572         pll_ctl = (R << 8) | F;
573
574         PDPRINTK("Writing pll_ctl[%X]\n", pll_ctl);
575
576         iowrite16(pll_ctl, mmio_base + PDC_PLL_CTL);
577         ioread16(mmio_base + PDC_PLL_CTL); /* flush */
578
579         /* Wait the PLL circuit to be stable */
580         mdelay(30);
581
582 #ifdef PDC_DEBUG
583         /*
584          *  Show the current clock value of PLL control register
585          * (maybe configured by the firmware)
586          */
587         pll_ctl = ioread16(mmio_base + PDC_PLL_CTL);
588
589         PDPRINTK("pll_ctl[%X]\n", pll_ctl);
590 #endif
591
592         return;
593 }
594
595 /**
596  * detect_pll_input_clock - Detect the PLL input clock in Hz.
597  * @host: target ATA host
598  * Ex. 16949000 on 33MHz PCI bus for pdc20275.
599  *     Half of the PCI clock.
600  */
601 static long pdc_detect_pll_input_clock(struct ata_host *host)
602 {
603         void __iomem *mmio_base = host->iomap[PDC_MMIO_BAR];
604         u32 scr;
605         long start_count, end_count;
606         struct timeval start_time, end_time;
607         long pll_clock, usec_elapsed;
608
609         /* Start the test mode */
610         scr = ioread32(mmio_base + PDC_SYS_CTL);
611         PDPRINTK("scr[%X]\n", scr);
612         iowrite32(scr | (0x01 << 14), mmio_base + PDC_SYS_CTL);
613         ioread32(mmio_base + PDC_SYS_CTL); /* flush */
614
615         /* Read current counter value */
616         start_count = pdc_read_counter(host);
617         do_gettimeofday(&start_time);
618
619         /* Let the counter run for 100 ms. */
620         mdelay(100);
621
622         /* Read the counter values again */
623         end_count = pdc_read_counter(host);
624         do_gettimeofday(&end_time);
625
626         /* Stop the test mode */
627         scr = ioread32(mmio_base + PDC_SYS_CTL);
628         PDPRINTK("scr[%X]\n", scr);
629         iowrite32(scr & ~(0x01 << 14), mmio_base + PDC_SYS_CTL);
630         ioread32(mmio_base + PDC_SYS_CTL); /* flush */
631
632         /* calculate the input clock in Hz */
633         usec_elapsed = (end_time.tv_sec - start_time.tv_sec) * 1000000 +
634                 (end_time.tv_usec - start_time.tv_usec);
635
636         pll_clock = ((start_count - end_count) & 0x3fffffff) / 100 *
637                 (100000000 / usec_elapsed);
638
639         PDPRINTK("start[%ld] end[%ld] \n", start_count, end_count);
640         PDPRINTK("PLL input clock[%ld]Hz\n", pll_clock);
641
642         return pll_clock;
643 }
644
645 /**
646  * pdc_hardware_init - Initialize the hardware.
647  * @host: target ATA host
648  * @board_idx: board identifier
649  */
650 static int pdc_hardware_init(struct ata_host *host, unsigned int board_idx)
651 {
652         long pll_clock;
653
654         /*
655          * Detect PLL input clock rate.
656          * On some system, where PCI bus is running at non-standard clock rate.
657          * Ex. 25MHz or 40MHz, we have to adjust the cycle_time.
658          * The pdc20275 controller employs PLL circuit to help correct timing registers setting.
659          */
660         pll_clock = pdc_detect_pll_input_clock(host);
661
662         dev_printk(KERN_INFO, host->dev, "PLL input clock %ld kHz\n", pll_clock/1000);
663
664         /* Adjust PLL control register */
665         pdc_adjust_pll(host, pll_clock, board_idx);
666
667         return 0;
668 }
669
670 /**
671  * pdc_ata_setup_port - setup the mmio address
672  * @port: ata ioports to setup
673  * @base: base address
674  */
675 static void pdc_ata_setup_port(struct ata_ioports *port, void __iomem *base)
676 {
677         port->cmd_addr          =
678         port->data_addr         = base;
679         port->feature_addr      =
680         port->error_addr        = base + 0x05;
681         port->nsect_addr        = base + 0x0a;
682         port->lbal_addr         = base + 0x0f;
683         port->lbam_addr         = base + 0x10;
684         port->lbah_addr         = base + 0x15;
685         port->device_addr       = base + 0x1a;
686         port->command_addr      =
687         port->status_addr       = base + 0x1f;
688         port->altstatus_addr    =
689         port->ctl_addr          = base + 0x81a;
690 }
691
692 /**
693  * pdc2027x_init_one - PCI probe function
694  * Called when an instance of PCI adapter is inserted.
695  * This function checks whether the hardware is supported,
696  * initialize hardware and register an instance of ata_host to
697  * libata.  (implements struct pci_driver.probe() )
698  *
699  * @pdev: instance of pci_dev found
700  * @ent:  matching entry in the id_tbl[]
701  */
702 static int __devinit pdc2027x_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
703 {
704         static int printed_version;
705         static const unsigned long cmd_offset[] = { 0x17c0, 0x15c0 };
706         static const unsigned long bmdma_offset[] = { 0x1000, 0x1008 };
707         unsigned int board_idx = (unsigned int) ent->driver_data;
708         const struct ata_port_info *ppi[] =
709                 { &pdc2027x_port_info[board_idx], NULL };
710         struct ata_host *host;
711         void __iomem *mmio_base;
712         int i, rc;
713
714         if (!printed_version++)
715                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
716
717         /* alloc host */
718         host = ata_host_alloc_pinfo(&pdev->dev, ppi, 2);
719         if (!host)
720                 return -ENOMEM;
721
722         /* acquire resources and fill host */
723         rc = pcim_enable_device(pdev);
724         if (rc)
725                 return rc;
726
727         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
728         if (rc)
729                 return rc;
730         host->iomap = pcim_iomap_table(pdev);
731
732         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
733         if (rc)
734                 return rc;
735
736         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
737         if (rc)
738                 return rc;
739
740         mmio_base = host->iomap[PDC_MMIO_BAR];
741
742         for (i = 0; i < 2; i++) {
743                 struct ata_port *ap = host->ports[i];
744
745                 pdc_ata_setup_port(&ap->ioaddr, mmio_base + cmd_offset[i]);
746                 ap->ioaddr.bmdma_addr = mmio_base + bmdma_offset[i];
747
748                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, -1, "mmio");
749                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, cmd_offset[i], "cmd");
750         }
751
752         //pci_enable_intx(pdev);
753
754         /* initialize adapter */
755         if (pdc_hardware_init(host, board_idx) != 0)
756                 return -EIO;
757
758         pci_set_master(pdev);
759         return ata_host_activate(host, pdev->irq, ata_sff_interrupt,
760                                  IRQF_SHARED, &pdc2027x_sht);
761 }
762
763 /**
764  * pdc2027x_init - Called after this module is loaded into the kernel.
765  */
766 static int __init pdc2027x_init(void)
767 {
768         return pci_register_driver(&pdc2027x_pci_driver);
769 }
770
771 /**
772  * pdc2027x_exit - Called before this module unloaded from the kernel
773  */
774 static void __exit pdc2027x_exit(void)
775 {
776         pci_unregister_driver(&pdc2027x_pci_driver);
777 }
778
779 module_init(pdc2027x_init);
780 module_exit(pdc2027x_exit);