x86: Under BIOS control, restore AP's APIC_LVTTHMR to the BSP value
[linux-3.10.git] / arch / x86 / kernel / cpu / common.c
1 #include <linux/bootmem.h>
2 #include <linux/linkage.h>
3 #include <linux/bitops.h>
4 #include <linux/kernel.h>
5 #include <linux/module.h>
6 #include <linux/percpu.h>
7 #include <linux/string.h>
8 #include <linux/delay.h>
9 #include <linux/sched.h>
10 #include <linux/init.h>
11 #include <linux/kgdb.h>
12 #include <linux/smp.h>
13 #include <linux/io.h>
14
15 #include <asm/stackprotector.h>
16 #include <asm/perf_event.h>
17 #include <asm/mmu_context.h>
18 #include <asm/hypervisor.h>
19 #include <asm/processor.h>
20 #include <asm/sections.h>
21 #include <linux/topology.h>
22 #include <linux/cpumask.h>
23 #include <asm/pgtable.h>
24 #include <asm/atomic.h>
25 #include <asm/proto.h>
26 #include <asm/setup.h>
27 #include <asm/apic.h>
28 #include <asm/desc.h>
29 #include <asm/i387.h>
30 #include <asm/mtrr.h>
31 #include <linux/numa.h>
32 #include <asm/asm.h>
33 #include <asm/cpu.h>
34 #include <asm/mce.h>
35 #include <asm/msr.h>
36 #include <asm/pat.h>
37
38 #ifdef CONFIG_X86_LOCAL_APIC
39 #include <asm/uv/uv.h>
40 #endif
41
42 #include "cpu.h"
43
44 /* all of these masks are initialized in setup_cpu_local_masks() */
45 cpumask_var_t cpu_initialized_mask;
46 cpumask_var_t cpu_callout_mask;
47 cpumask_var_t cpu_callin_mask;
48
49 /* representing cpus for which sibling maps can be computed */
50 cpumask_var_t cpu_sibling_setup_mask;
51
52 /* correctly size the local cpu masks */
53 void __init setup_cpu_local_masks(void)
54 {
55         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
56         alloc_bootmem_cpumask_var(&cpu_callin_mask);
57         alloc_bootmem_cpumask_var(&cpu_callout_mask);
58         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
59 }
60
61 static void __cpuinit default_init(struct cpuinfo_x86 *c)
62 {
63 #ifdef CONFIG_X86_64
64         display_cacheinfo(c);
65 #else
66         /* Not much we can do here... */
67         /* Check if at least it has cpuid */
68         if (c->cpuid_level == -1) {
69                 /* No cpuid. It must be an ancient CPU */
70                 if (c->x86 == 4)
71                         strcpy(c->x86_model_id, "486");
72                 else if (c->x86 == 3)
73                         strcpy(c->x86_model_id, "386");
74         }
75 #endif
76 }
77
78 static const struct cpu_dev __cpuinitconst default_cpu = {
79         .c_init         = default_init,
80         .c_vendor       = "Unknown",
81         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
82 };
83
84 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
85
86 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
87 #ifdef CONFIG_X86_64
88         /*
89          * We need valid kernel segments for data and code in long mode too
90          * IRET will check the segment types  kkeil 2000/10/28
91          * Also sysret mandates a special GDT layout
92          *
93          * TLS descriptors are currently at a different place compared to i386.
94          * Hopefully nobody expects them at a fixed place (Wine?)
95          */
96         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
97         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
98         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
99         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
100         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
101         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
102 #else
103         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
104         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
105         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
106         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
107         /*
108          * Segments used for calling PnP BIOS have byte granularity.
109          * They code segments and data segments have fixed 64k limits,
110          * the transfer segment sizes are set at run time.
111          */
112         /* 32-bit code */
113         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
114         /* 16-bit code */
115         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
116         /* 16-bit data */
117         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
118         /* 16-bit data */
119         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
120         /* 16-bit data */
121         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
122         /*
123          * The APM segments have byte granularity and their bases
124          * are set at run time.  All have 64k limits.
125          */
126         /* 32-bit code */
127         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
128         /* 16-bit code */
129         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
130         /* data */
131         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
132
133         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
134         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
135         GDT_STACK_CANARY_INIT
136 #endif
137 } };
138 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
139
140 static int __init x86_xsave_setup(char *s)
141 {
142         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
143         return 1;
144 }
145 __setup("noxsave", x86_xsave_setup);
146
147 #ifdef CONFIG_X86_32
148 static int cachesize_override __cpuinitdata = -1;
149 static int disable_x86_serial_nr __cpuinitdata = 1;
150
151 static int __init cachesize_setup(char *str)
152 {
153         get_option(&str, &cachesize_override);
154         return 1;
155 }
156 __setup("cachesize=", cachesize_setup);
157
158 static int __init x86_fxsr_setup(char *s)
159 {
160         setup_clear_cpu_cap(X86_FEATURE_FXSR);
161         setup_clear_cpu_cap(X86_FEATURE_XMM);
162         return 1;
163 }
164 __setup("nofxsr", x86_fxsr_setup);
165
166 static int __init x86_sep_setup(char *s)
167 {
168         setup_clear_cpu_cap(X86_FEATURE_SEP);
169         return 1;
170 }
171 __setup("nosep", x86_sep_setup);
172
173 /* Standard macro to see if a specific flag is changeable */
174 static inline int flag_is_changeable_p(u32 flag)
175 {
176         u32 f1, f2;
177
178         /*
179          * Cyrix and IDT cpus allow disabling of CPUID
180          * so the code below may return different results
181          * when it is executed before and after enabling
182          * the CPUID. Add "volatile" to not allow gcc to
183          * optimize the subsequent calls to this function.
184          */
185         asm volatile ("pushfl           \n\t"
186                       "pushfl           \n\t"
187                       "popl %0          \n\t"
188                       "movl %0, %1      \n\t"
189                       "xorl %2, %0      \n\t"
190                       "pushl %0         \n\t"
191                       "popfl            \n\t"
192                       "pushfl           \n\t"
193                       "popl %0          \n\t"
194                       "popfl            \n\t"
195
196                       : "=&r" (f1), "=&r" (f2)
197                       : "ir" (flag));
198
199         return ((f1^f2) & flag) != 0;
200 }
201
202 /* Probe for the CPUID instruction */
203 static int __cpuinit have_cpuid_p(void)
204 {
205         return flag_is_changeable_p(X86_EFLAGS_ID);
206 }
207
208 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
209 {
210         unsigned long lo, hi;
211
212         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
213                 return;
214
215         /* Disable processor serial number: */
216
217         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
218         lo |= 0x200000;
219         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
220
221         printk(KERN_NOTICE "CPU serial number disabled.\n");
222         clear_cpu_cap(c, X86_FEATURE_PN);
223
224         /* Disabling the serial number may affect the cpuid level */
225         c->cpuid_level = cpuid_eax(0);
226 }
227
228 static int __init x86_serial_nr_setup(char *s)
229 {
230         disable_x86_serial_nr = 0;
231         return 1;
232 }
233 __setup("serialnumber", x86_serial_nr_setup);
234 #else
235 static inline int flag_is_changeable_p(u32 flag)
236 {
237         return 1;
238 }
239 /* Probe for the CPUID instruction */
240 static inline int have_cpuid_p(void)
241 {
242         return 1;
243 }
244 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
245 {
246 }
247 #endif
248
249 /*
250  * Some CPU features depend on higher CPUID levels, which may not always
251  * be available due to CPUID level capping or broken virtualization
252  * software.  Add those features to this table to auto-disable them.
253  */
254 struct cpuid_dependent_feature {
255         u32 feature;
256         u32 level;
257 };
258
259 static const struct cpuid_dependent_feature __cpuinitconst
260 cpuid_dependent_features[] = {
261         { X86_FEATURE_MWAIT,            0x00000005 },
262         { X86_FEATURE_DCA,              0x00000009 },
263         { X86_FEATURE_XSAVE,            0x0000000d },
264         { 0, 0 }
265 };
266
267 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
268 {
269         const struct cpuid_dependent_feature *df;
270
271         for (df = cpuid_dependent_features; df->feature; df++) {
272
273                 if (!cpu_has(c, df->feature))
274                         continue;
275                 /*
276                  * Note: cpuid_level is set to -1 if unavailable, but
277                  * extended_extended_level is set to 0 if unavailable
278                  * and the legitimate extended levels are all negative
279                  * when signed; hence the weird messing around with
280                  * signs here...
281                  */
282                 if (!((s32)df->level < 0 ?
283                      (u32)df->level > (u32)c->extended_cpuid_level :
284                      (s32)df->level > (s32)c->cpuid_level))
285                         continue;
286
287                 clear_cpu_cap(c, df->feature);
288                 if (!warn)
289                         continue;
290
291                 printk(KERN_WARNING
292                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
293                                 x86_cap_flags[df->feature], df->level);
294         }
295 }
296
297 /*
298  * Naming convention should be: <Name> [(<Codename>)]
299  * This table only is used unless init_<vendor>() below doesn't set it;
300  * in particular, if CPUID levels 0x80000002..4 are supported, this
301  * isn't used
302  */
303
304 /* Look up CPU names by table lookup. */
305 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
306 {
307         const struct cpu_model_info *info;
308
309         if (c->x86_model >= 16)
310                 return NULL;    /* Range check */
311
312         if (!this_cpu)
313                 return NULL;
314
315         info = this_cpu->c_models;
316
317         while (info && info->family) {
318                 if (info->family == c->x86)
319                         return info->model_names[c->x86_model];
320                 info++;
321         }
322         return NULL;            /* Not found */
323 }
324
325 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
326 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
327
328 void load_percpu_segment(int cpu)
329 {
330 #ifdef CONFIG_X86_32
331         loadsegment(fs, __KERNEL_PERCPU);
332 #else
333         loadsegment(gs, 0);
334         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
335 #endif
336         load_stack_canary_segment();
337 }
338
339 /*
340  * Current gdt points %fs at the "master" per-cpu area: after this,
341  * it's on the real one.
342  */
343 void switch_to_new_gdt(int cpu)
344 {
345         struct desc_ptr gdt_descr;
346
347         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
348         gdt_descr.size = GDT_SIZE - 1;
349         load_gdt(&gdt_descr);
350         /* Reload the per-cpu base */
351
352         load_percpu_segment(cpu);
353 }
354
355 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
356
357 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
358 {
359         unsigned int *v;
360         char *p, *q;
361
362         if (c->extended_cpuid_level < 0x80000004)
363                 return;
364
365         v = (unsigned int *)c->x86_model_id;
366         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
367         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
368         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
369         c->x86_model_id[48] = 0;
370
371         /*
372          * Intel chips right-justify this string for some dumb reason;
373          * undo that brain damage:
374          */
375         p = q = &c->x86_model_id[0];
376         while (*p == ' ')
377                 p++;
378         if (p != q) {
379                 while (*p)
380                         *q++ = *p++;
381                 while (q <= &c->x86_model_id[48])
382                         *q++ = '\0';    /* Zero-pad the rest */
383         }
384 }
385
386 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
387 {
388         unsigned int n, dummy, ebx, ecx, edx, l2size;
389
390         n = c->extended_cpuid_level;
391
392         if (n >= 0x80000005) {
393                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
394                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
395                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
396                 c->x86_cache_size = (ecx>>24) + (edx>>24);
397 #ifdef CONFIG_X86_64
398                 /* On K8 L1 TLB is inclusive, so don't count it */
399                 c->x86_tlbsize = 0;
400 #endif
401         }
402
403         if (n < 0x80000006)     /* Some chips just has a large L1. */
404                 return;
405
406         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
407         l2size = ecx >> 16;
408
409 #ifdef CONFIG_X86_64
410         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
411 #else
412         /* do processor-specific cache resizing */
413         if (this_cpu->c_size_cache)
414                 l2size = this_cpu->c_size_cache(c, l2size);
415
416         /* Allow user to override all this if necessary. */
417         if (cachesize_override != -1)
418                 l2size = cachesize_override;
419
420         if (l2size == 0)
421                 return;         /* Again, no L2 cache is possible */
422 #endif
423
424         c->x86_cache_size = l2size;
425
426         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
427                         l2size, ecx & 0xFF);
428 }
429
430 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
431 {
432 #ifdef CONFIG_X86_HT
433         u32 eax, ebx, ecx, edx;
434         int index_msb, core_bits;
435
436         if (!cpu_has(c, X86_FEATURE_HT))
437                 return;
438
439         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
440                 goto out;
441
442         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
443                 return;
444
445         cpuid(1, &eax, &ebx, &ecx, &edx);
446
447         smp_num_siblings = (ebx & 0xff0000) >> 16;
448
449         if (smp_num_siblings == 1) {
450                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
451                 goto out;
452         }
453
454         if (smp_num_siblings <= 1)
455                 goto out;
456
457         if (smp_num_siblings > nr_cpu_ids) {
458                 pr_warning("CPU: Unsupported number of siblings %d",
459                            smp_num_siblings);
460                 smp_num_siblings = 1;
461                 return;
462         }
463
464         index_msb = get_count_order(smp_num_siblings);
465         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
466
467         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
468
469         index_msb = get_count_order(smp_num_siblings);
470
471         core_bits = get_count_order(c->x86_max_cores);
472
473         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
474                                        ((1 << core_bits) - 1);
475
476 out:
477         if ((c->x86_max_cores * smp_num_siblings) > 1) {
478                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
479                        c->phys_proc_id);
480                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
481                        c->cpu_core_id);
482         }
483 #endif
484 }
485
486 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
487 {
488         char *v = c->x86_vendor_id;
489         int i;
490
491         for (i = 0; i < X86_VENDOR_NUM; i++) {
492                 if (!cpu_devs[i])
493                         break;
494
495                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
496                     (cpu_devs[i]->c_ident[1] &&
497                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
498
499                         this_cpu = cpu_devs[i];
500                         c->x86_vendor = this_cpu->c_x86_vendor;
501                         return;
502                 }
503         }
504
505         printk_once(KERN_ERR
506                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
507                         "CPU: Your system may be unstable.\n", v);
508
509         c->x86_vendor = X86_VENDOR_UNKNOWN;
510         this_cpu = &default_cpu;
511 }
512
513 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
514 {
515         /* Get vendor name */
516         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
517               (unsigned int *)&c->x86_vendor_id[0],
518               (unsigned int *)&c->x86_vendor_id[8],
519               (unsigned int *)&c->x86_vendor_id[4]);
520
521         c->x86 = 4;
522         /* Intel-defined flags: level 0x00000001 */
523         if (c->cpuid_level >= 0x00000001) {
524                 u32 junk, tfms, cap0, misc;
525
526                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
527                 c->x86 = (tfms >> 8) & 0xf;
528                 c->x86_model = (tfms >> 4) & 0xf;
529                 c->x86_mask = tfms & 0xf;
530
531                 if (c->x86 == 0xf)
532                         c->x86 += (tfms >> 20) & 0xff;
533                 if (c->x86 >= 0x6)
534                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
535
536                 if (cap0 & (1<<19)) {
537                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
538                         c->x86_cache_alignment = c->x86_clflush_size;
539                 }
540         }
541 }
542
543 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
544 {
545         u32 tfms, xlvl;
546         u32 ebx;
547
548         /* Intel-defined flags: level 0x00000001 */
549         if (c->cpuid_level >= 0x00000001) {
550                 u32 capability, excap;
551
552                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
553                 c->x86_capability[0] = capability;
554                 c->x86_capability[4] = excap;
555         }
556
557         /* AMD-defined flags: level 0x80000001 */
558         xlvl = cpuid_eax(0x80000000);
559         c->extended_cpuid_level = xlvl;
560
561         if ((xlvl & 0xffff0000) == 0x80000000) {
562                 if (xlvl >= 0x80000001) {
563                         c->x86_capability[1] = cpuid_edx(0x80000001);
564                         c->x86_capability[6] = cpuid_ecx(0x80000001);
565                 }
566         }
567
568         if (c->extended_cpuid_level >= 0x80000008) {
569                 u32 eax = cpuid_eax(0x80000008);
570
571                 c->x86_virt_bits = (eax >> 8) & 0xff;
572                 c->x86_phys_bits = eax & 0xff;
573         }
574 #ifdef CONFIG_X86_32
575         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
576                 c->x86_phys_bits = 36;
577 #endif
578
579         if (c->extended_cpuid_level >= 0x80000007)
580                 c->x86_power = cpuid_edx(0x80000007);
581
582 }
583
584 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
585 {
586 #ifdef CONFIG_X86_32
587         int i;
588
589         /*
590          * First of all, decide if this is a 486 or higher
591          * It's a 486 if we can modify the AC flag
592          */
593         if (flag_is_changeable_p(X86_EFLAGS_AC))
594                 c->x86 = 4;
595         else
596                 c->x86 = 3;
597
598         for (i = 0; i < X86_VENDOR_NUM; i++)
599                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
600                         c->x86_vendor_id[0] = 0;
601                         cpu_devs[i]->c_identify(c);
602                         if (c->x86_vendor_id[0]) {
603                                 get_cpu_vendor(c);
604                                 break;
605                         }
606                 }
607 #endif
608 }
609
610 /*
611  * Do minimum CPU detection early.
612  * Fields really needed: vendor, cpuid_level, family, model, mask,
613  * cache alignment.
614  * The others are not touched to avoid unwanted side effects.
615  *
616  * WARNING: this function is only called on the BP.  Don't add code here
617  * that is supposed to run on all CPUs.
618  */
619 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
620 {
621 #ifdef CONFIG_X86_64
622         c->x86_clflush_size = 64;
623         c->x86_phys_bits = 36;
624         c->x86_virt_bits = 48;
625 #else
626         c->x86_clflush_size = 32;
627         c->x86_phys_bits = 32;
628         c->x86_virt_bits = 32;
629 #endif
630         c->x86_cache_alignment = c->x86_clflush_size;
631
632         memset(&c->x86_capability, 0, sizeof c->x86_capability);
633         c->extended_cpuid_level = 0;
634
635         if (!have_cpuid_p())
636                 identify_cpu_without_cpuid(c);
637
638         /* cyrix could have cpuid enabled via c_identify()*/
639         if (!have_cpuid_p())
640                 return;
641
642         cpu_detect(c);
643
644         get_cpu_vendor(c);
645
646         get_cpu_cap(c);
647
648         if (this_cpu->c_early_init)
649                 this_cpu->c_early_init(c);
650
651 #ifdef CONFIG_SMP
652         c->cpu_index = boot_cpu_id;
653 #endif
654         filter_cpuid_features(c, false);
655 }
656
657 void __init early_cpu_init(void)
658 {
659         const struct cpu_dev *const *cdev;
660         int count = 0;
661
662         printk(KERN_INFO "KERNEL supported cpus:\n");
663         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
664                 const struct cpu_dev *cpudev = *cdev;
665                 unsigned int j;
666
667                 if (count >= X86_VENDOR_NUM)
668                         break;
669                 cpu_devs[count] = cpudev;
670                 count++;
671
672                 for (j = 0; j < 2; j++) {
673                         if (!cpudev->c_ident[j])
674                                 continue;
675                         printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
676                                 cpudev->c_ident[j]);
677                 }
678         }
679
680         early_identify_cpu(&boot_cpu_data);
681 }
682
683 /*
684  * The NOPL instruction is supposed to exist on all CPUs with
685  * family >= 6; unfortunately, that's not true in practice because
686  * of early VIA chips and (more importantly) broken virtualizers that
687  * are not easy to detect.  In the latter case it doesn't even *fail*
688  * reliably, so probing for it doesn't even work.  Disable it completely
689  * unless we can find a reliable way to detect all the broken cases.
690  */
691 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
692 {
693         clear_cpu_cap(c, X86_FEATURE_NOPL);
694 }
695
696 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
697 {
698         c->extended_cpuid_level = 0;
699
700         if (!have_cpuid_p())
701                 identify_cpu_without_cpuid(c);
702
703         /* cyrix could have cpuid enabled via c_identify()*/
704         if (!have_cpuid_p())
705                 return;
706
707         cpu_detect(c);
708
709         get_cpu_vendor(c);
710
711         get_cpu_cap(c);
712
713         if (c->cpuid_level >= 0x00000001) {
714                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
715 #ifdef CONFIG_X86_32
716 # ifdef CONFIG_X86_HT
717                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
718 # else
719                 c->apicid = c->initial_apicid;
720 # endif
721 #endif
722
723 #ifdef CONFIG_X86_HT
724                 c->phys_proc_id = c->initial_apicid;
725 #endif
726         }
727
728         get_model_name(c); /* Default name */
729
730         init_scattered_cpuid_features(c);
731         detect_nopl(c);
732 }
733
734 /*
735  * This does the hard work of actually picking apart the CPU stuff...
736  */
737 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
738 {
739         int i;
740
741         c->loops_per_jiffy = loops_per_jiffy;
742         c->x86_cache_size = -1;
743         c->x86_vendor = X86_VENDOR_UNKNOWN;
744         c->x86_model = c->x86_mask = 0; /* So far unknown... */
745         c->x86_vendor_id[0] = '\0'; /* Unset */
746         c->x86_model_id[0] = '\0';  /* Unset */
747         c->x86_max_cores = 1;
748         c->x86_coreid_bits = 0;
749 #ifdef CONFIG_X86_64
750         c->x86_clflush_size = 64;
751         c->x86_phys_bits = 36;
752         c->x86_virt_bits = 48;
753 #else
754         c->cpuid_level = -1;    /* CPUID not detected */
755         c->x86_clflush_size = 32;
756         c->x86_phys_bits = 32;
757         c->x86_virt_bits = 32;
758 #endif
759         c->x86_cache_alignment = c->x86_clflush_size;
760         memset(&c->x86_capability, 0, sizeof c->x86_capability);
761
762         generic_identify(c);
763
764         if (this_cpu->c_identify)
765                 this_cpu->c_identify(c);
766
767         /* Clear/Set all flags overriden by options, after probe */
768         for (i = 0; i < NCAPINTS; i++) {
769                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
770                 c->x86_capability[i] |= cpu_caps_set[i];
771         }
772
773 #ifdef CONFIG_X86_64
774         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
775 #endif
776
777         /*
778          * Vendor-specific initialization.  In this section we
779          * canonicalize the feature flags, meaning if there are
780          * features a certain CPU supports which CPUID doesn't
781          * tell us, CPUID claiming incorrect flags, or other bugs,
782          * we handle them here.
783          *
784          * At the end of this section, c->x86_capability better
785          * indicate the features this CPU genuinely supports!
786          */
787         if (this_cpu->c_init)
788                 this_cpu->c_init(c);
789
790         /* Disable the PN if appropriate */
791         squash_the_stupid_serial_number(c);
792
793         /*
794          * The vendor-specific functions might have changed features.
795          * Now we do "generic changes."
796          */
797
798         /* Filter out anything that depends on CPUID levels we don't have */
799         filter_cpuid_features(c, true);
800
801         /* If the model name is still unset, do table lookup. */
802         if (!c->x86_model_id[0]) {
803                 const char *p;
804                 p = table_lookup_model(c);
805                 if (p)
806                         strcpy(c->x86_model_id, p);
807                 else
808                         /* Last resort... */
809                         sprintf(c->x86_model_id, "%02x/%02x",
810                                 c->x86, c->x86_model);
811         }
812
813 #ifdef CONFIG_X86_64
814         detect_ht(c);
815 #endif
816
817         init_hypervisor(c);
818
819         /*
820          * Clear/Set all flags overriden by options, need do it
821          * before following smp all cpus cap AND.
822          */
823         for (i = 0; i < NCAPINTS; i++) {
824                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
825                 c->x86_capability[i] |= cpu_caps_set[i];
826         }
827
828         /*
829          * On SMP, boot_cpu_data holds the common feature set between
830          * all CPUs; so make sure that we indicate which features are
831          * common between the CPUs.  The first time this routine gets
832          * executed, c == &boot_cpu_data.
833          */
834         if (c != &boot_cpu_data) {
835                 /* AND the already accumulated flags with these */
836                 for (i = 0; i < NCAPINTS; i++)
837                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
838         }
839
840         /* Init Machine Check Exception if available. */
841         mcheck_cpu_init(c);
842
843         select_idle_routine(c);
844
845 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
846         numa_add_cpu(smp_processor_id());
847 #endif
848 }
849
850 #ifdef CONFIG_X86_64
851 static void vgetcpu_set_mode(void)
852 {
853         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
854                 vgetcpu_mode = VGETCPU_RDTSCP;
855         else
856                 vgetcpu_mode = VGETCPU_LSL;
857 }
858 #endif
859
860 void __init identify_boot_cpu(void)
861 {
862         identify_cpu(&boot_cpu_data);
863         init_c1e_mask();
864 #ifdef CONFIG_X86_32
865         sysenter_setup();
866         enable_sep_cpu();
867 #else
868         vgetcpu_set_mode();
869 #endif
870         init_hw_perf_events();
871 }
872
873 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
874 {
875         BUG_ON(c == &boot_cpu_data);
876         identify_cpu(c);
877 #ifdef CONFIG_X86_32
878         enable_sep_cpu();
879 #endif
880         mtrr_ap_init();
881 }
882
883 struct msr_range {
884         unsigned        min;
885         unsigned        max;
886 };
887
888 static const struct msr_range msr_range_array[] __cpuinitconst = {
889         { 0x00000000, 0x00000418},
890         { 0xc0000000, 0xc000040b},
891         { 0xc0010000, 0xc0010142},
892         { 0xc0011000, 0xc001103b},
893 };
894
895 static void __cpuinit print_cpu_msr(void)
896 {
897         unsigned index_min, index_max;
898         unsigned index;
899         u64 val;
900         int i;
901
902         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
903                 index_min = msr_range_array[i].min;
904                 index_max = msr_range_array[i].max;
905
906                 for (index = index_min; index < index_max; index++) {
907                         if (rdmsrl_amd_safe(index, &val))
908                                 continue;
909                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
910                 }
911         }
912 }
913
914 static int show_msr __cpuinitdata;
915
916 static __init int setup_show_msr(char *arg)
917 {
918         int num;
919
920         get_option(&arg, &num);
921
922         if (num > 0)
923                 show_msr = num;
924         return 1;
925 }
926 __setup("show_msr=", setup_show_msr);
927
928 static __init int setup_noclflush(char *arg)
929 {
930         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
931         return 1;
932 }
933 __setup("noclflush", setup_noclflush);
934
935 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
936 {
937         const char *vendor = NULL;
938
939         if (c->x86_vendor < X86_VENDOR_NUM) {
940                 vendor = this_cpu->c_vendor;
941         } else {
942                 if (c->cpuid_level >= 0)
943                         vendor = c->x86_vendor_id;
944         }
945
946         if (vendor && !strstr(c->x86_model_id, vendor))
947                 printk(KERN_CONT "%s ", vendor);
948
949         if (c->x86_model_id[0])
950                 printk(KERN_CONT "%s", c->x86_model_id);
951         else
952                 printk(KERN_CONT "%d86", c->x86);
953
954         if (c->x86_mask || c->cpuid_level >= 0)
955                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
956         else
957                 printk(KERN_CONT "\n");
958
959 #ifdef CONFIG_SMP
960         if (c->cpu_index < show_msr)
961                 print_cpu_msr();
962 #else
963         if (show_msr)
964                 print_cpu_msr();
965 #endif
966 }
967
968 static __init int setup_disablecpuid(char *arg)
969 {
970         int bit;
971
972         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
973                 setup_clear_cpu_cap(bit);
974         else
975                 return 0;
976
977         return 1;
978 }
979 __setup("clearcpuid=", setup_disablecpuid);
980
981 #ifdef CONFIG_X86_64
982 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
983
984 DEFINE_PER_CPU_FIRST(union irq_stack_union,
985                      irq_stack_union) __aligned(PAGE_SIZE);
986
987 /*
988  * The following four percpu variables are hot.  Align current_task to
989  * cacheline size such that all four fall in the same cacheline.
990  */
991 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
992         &init_task;
993 EXPORT_PER_CPU_SYMBOL(current_task);
994
995 DEFINE_PER_CPU(unsigned long, kernel_stack) =
996         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
997 EXPORT_PER_CPU_SYMBOL(kernel_stack);
998
999 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1000         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1001
1002 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1003
1004 /*
1005  * Special IST stacks which the CPU switches to when it calls
1006  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1007  * limit), all of them are 4K, except the debug stack which
1008  * is 8K.
1009  */
1010 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1011           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1012           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1013 };
1014
1015 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1016         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1017
1018 /* May not be marked __init: used by software suspend */
1019 void syscall_init(void)
1020 {
1021         /*
1022          * LSTAR and STAR live in a bit strange symbiosis.
1023          * They both write to the same internal register. STAR allows to
1024          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1025          */
1026         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1027         wrmsrl(MSR_LSTAR, system_call);
1028         wrmsrl(MSR_CSTAR, ignore_sysret);
1029
1030 #ifdef CONFIG_IA32_EMULATION
1031         syscall32_cpu_init();
1032 #endif
1033
1034         /* Flags to clear on syscall */
1035         wrmsrl(MSR_SYSCALL_MASK,
1036                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
1037 }
1038
1039 unsigned long kernel_eflags;
1040
1041 /*
1042  * Copies of the original ist values from the tss are only accessed during
1043  * debugging, no special alignment required.
1044  */
1045 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1046
1047 #else   /* CONFIG_X86_64 */
1048
1049 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1050 EXPORT_PER_CPU_SYMBOL(current_task);
1051
1052 #ifdef CONFIG_CC_STACKPROTECTOR
1053 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1054 #endif
1055
1056 /* Make sure %fs and %gs are initialized properly in idle threads */
1057 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
1058 {
1059         memset(regs, 0, sizeof(struct pt_regs));
1060         regs->fs = __KERNEL_PERCPU;
1061         regs->gs = __KERNEL_STACK_CANARY;
1062
1063         return regs;
1064 }
1065 #endif  /* CONFIG_X86_64 */
1066
1067 /*
1068  * Clear all 6 debug registers:
1069  */
1070 static void clear_all_debug_regs(void)
1071 {
1072         int i;
1073
1074         for (i = 0; i < 8; i++) {
1075                 /* Ignore db4, db5 */
1076                 if ((i == 4) || (i == 5))
1077                         continue;
1078
1079                 set_debugreg(0, i);
1080         }
1081 }
1082
1083 /*
1084  * cpu_init() initializes state that is per-CPU. Some data is already
1085  * initialized (naturally) in the bootstrap process, such as the GDT
1086  * and IDT. We reload them nevertheless, this function acts as a
1087  * 'CPU state barrier', nothing should get across.
1088  * A lot of state is already set up in PDA init for 64 bit
1089  */
1090 #ifdef CONFIG_X86_64
1091
1092 void __cpuinit cpu_init(void)
1093 {
1094         struct orig_ist *orig_ist;
1095         struct task_struct *me;
1096         struct tss_struct *t;
1097         unsigned long v;
1098         int cpu;
1099         int i;
1100
1101         cpu = stack_smp_processor_id();
1102         t = &per_cpu(init_tss, cpu);
1103         orig_ist = &per_cpu(orig_ist, cpu);
1104
1105 #ifdef CONFIG_NUMA
1106         if (cpu != 0 && percpu_read(node_number) == 0 &&
1107             cpu_to_node(cpu) != NUMA_NO_NODE)
1108                 percpu_write(node_number, cpu_to_node(cpu));
1109 #endif
1110
1111         me = current;
1112
1113         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1114                 panic("CPU#%d already initialized!\n", cpu);
1115
1116         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1117
1118         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1119
1120         /*
1121          * Initialize the per-CPU GDT with the boot GDT,
1122          * and set up the GDT descriptor:
1123          */
1124
1125         switch_to_new_gdt(cpu);
1126         loadsegment(fs, 0);
1127
1128         load_idt((const struct desc_ptr *)&idt_descr);
1129
1130         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1131         syscall_init();
1132
1133         wrmsrl(MSR_FS_BASE, 0);
1134         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1135         barrier();
1136
1137         check_efer();
1138         if (cpu != 0)
1139                 enable_x2apic();
1140
1141         /*
1142          * set up and load the per-CPU TSS
1143          */
1144         if (!orig_ist->ist[0]) {
1145                 char *estacks = per_cpu(exception_stacks, cpu);
1146
1147                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1148                         estacks += exception_stack_sizes[v];
1149                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1150                                         (unsigned long)estacks;
1151                 }
1152         }
1153
1154         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1155
1156         /*
1157          * <= is required because the CPU will access up to
1158          * 8 bits beyond the end of the IO permission bitmap.
1159          */
1160         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1161                 t->io_bitmap[i] = ~0UL;
1162
1163         atomic_inc(&init_mm.mm_count);
1164         me->active_mm = &init_mm;
1165         BUG_ON(me->mm);
1166         enter_lazy_tlb(&init_mm, me);
1167
1168         load_sp0(t, &current->thread);
1169         set_tss_desc(cpu, t);
1170         load_TR_desc();
1171         load_LDT(&init_mm.context);
1172
1173 #ifdef CONFIG_KGDB
1174         /*
1175          * If the kgdb is connected no debug regs should be altered.  This
1176          * is only applicable when KGDB and a KGDB I/O module are built
1177          * into the kernel and you are using early debugging with
1178          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1179          */
1180         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1181                 arch_kgdb_ops.correct_hw_break();
1182         else
1183 #endif
1184                 clear_all_debug_regs();
1185
1186         fpu_init();
1187
1188         raw_local_save_flags(kernel_eflags);
1189
1190         if (is_uv_system())
1191                 uv_cpu_init();
1192 }
1193
1194 #else
1195
1196 void __cpuinit cpu_init(void)
1197 {
1198         int cpu = smp_processor_id();
1199         struct task_struct *curr = current;
1200         struct tss_struct *t = &per_cpu(init_tss, cpu);
1201         struct thread_struct *thread = &curr->thread;
1202
1203         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1204                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1205                 for (;;)
1206                         local_irq_enable();
1207         }
1208
1209         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1210
1211         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1212                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1213
1214         load_idt(&idt_descr);
1215         switch_to_new_gdt(cpu);
1216
1217         /*
1218          * Set up and load the per-CPU TSS and LDT
1219          */
1220         atomic_inc(&init_mm.mm_count);
1221         curr->active_mm = &init_mm;
1222         BUG_ON(curr->mm);
1223         enter_lazy_tlb(&init_mm, curr);
1224
1225         load_sp0(t, thread);
1226         set_tss_desc(cpu, t);
1227         load_TR_desc();
1228         load_LDT(&init_mm.context);
1229
1230         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1231
1232 #ifdef CONFIG_DOUBLEFAULT
1233         /* Set up doublefault TSS pointer in the GDT */
1234         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1235 #endif
1236
1237         clear_all_debug_regs();
1238
1239         /*
1240          * Force FPU initialization:
1241          */
1242         if (cpu_has_xsave)
1243                 current_thread_info()->status = TS_XSAVE;
1244         else
1245                 current_thread_info()->status = 0;
1246         clear_used_math();
1247         mxcsr_feature_mask_init();
1248
1249         /*
1250          * Boot processor to setup the FP and extended state context info.
1251          */
1252         if (smp_processor_id() == boot_cpu_id)
1253                 init_thread_xstate();
1254
1255         xsave_init();
1256 }
1257 #endif