Merge branch 'linus' into sched/core
[linux-3.10.git] / arch / powerpc / sysdev / tsi108_pci.c
1 /*
2  * Common routines for Tundra Semiconductor TSI108 host bridge.
3  *
4  * 2004-2005 (c) Tundra Semiconductor Corp.
5  * Author: Alex Bounine (alexandreb@tundra.com)
6  * Author: Roy Zang (tie-fei.zang@freescale.com)
7  *         Add pci interrupt router host
8  *
9  * This program is free software; you can redistribute it and/or modify it
10  * under the terms of the GNU General Public License as published by the Free
11  * Software Foundation; either version 2 of the License, or (at your option)
12  * any later version.
13  *
14  * This program is distributed in the hope that it will be useful, but WITHOUT
15  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
16  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
17  * more details.
18  *
19  * You should have received a copy of the GNU General Public License along with
20  * this program; if not, write to the Free Software Foundation, Inc., 59
21  * Temple Place - Suite 330, Boston, MA  02111-1307, USA.
22  */
23
24 #include <linux/kernel.h>
25 #include <linux/init.h>
26 #include <linux/pci.h>
27 #include <linux/irq.h>
28 #include <linux/interrupt.h>
29
30 #include <asm/byteorder.h>
31 #include <asm/io.h>
32 #include <asm/irq.h>
33 #include <asm/uaccess.h>
34 #include <asm/machdep.h>
35 #include <asm/pci-bridge.h>
36 #include <asm/tsi108.h>
37 #include <asm/tsi108_pci.h>
38 #include <asm/tsi108_irq.h>
39 #include <asm/prom.h>
40
41 #undef DEBUG
42 #ifdef DEBUG
43 #define DBG(x...) printk(x)
44 #else
45 #define DBG(x...)
46 #endif
47
48 #define tsi_mk_config_addr(bus, devfunc, offset) \
49         ((((bus)<<16) | ((devfunc)<<8) | (offset & 0xfc)) + tsi108_pci_cfg_base)
50
51 u32 tsi108_pci_cfg_base;
52 static u32 tsi108_pci_cfg_phys;
53 u32 tsi108_csr_vir_base;
54 static struct irq_host *pci_irq_host;
55
56 extern u32 get_vir_csrbase(void);
57 extern u32 tsi108_read_reg(u32 reg_offset);
58 extern void tsi108_write_reg(u32 reg_offset, u32 val);
59
60 int
61 tsi108_direct_write_config(struct pci_bus *bus, unsigned int devfunc,
62                            int offset, int len, u32 val)
63 {
64         volatile unsigned char *cfg_addr;
65         struct pci_controller *hose = pci_bus_to_host(bus);
66
67         if (ppc_md.pci_exclude_device)
68                 if (ppc_md.pci_exclude_device(hose, bus->number, devfunc))
69                         return PCIBIOS_DEVICE_NOT_FOUND;
70
71         cfg_addr = (unsigned char *)(tsi_mk_config_addr(bus->number,
72                                                         devfunc, offset) |
73                                                         (offset & 0x03));
74
75 #ifdef DEBUG
76         printk("PCI CFG write : ");
77         printk("%d:0x%x:0x%x ", bus->number, devfunc, offset);
78         printk("%d ADDR=0x%08x ", len, (uint) cfg_addr);
79         printk("data = 0x%08x\n", val);
80 #endif
81
82         switch (len) {
83         case 1:
84                 out_8((u8 *) cfg_addr, val);
85                 break;
86         case 2:
87                 out_le16((u16 *) cfg_addr, val);
88                 break;
89         default:
90                 out_le32((u32 *) cfg_addr, val);
91                 break;
92         }
93
94         return PCIBIOS_SUCCESSFUL;
95 }
96
97 void tsi108_clear_pci_error(u32 pci_cfg_base)
98 {
99         u32 err_stat, err_addr, pci_stat;
100
101         /*
102          * Quietly clear PB and PCI error flags set as result
103          * of PCI/X configuration read requests.
104          */
105
106         /* Read PB Error Log Registers */
107
108         err_stat = tsi108_read_reg(TSI108_PB_OFFSET + TSI108_PB_ERRCS);
109         err_addr = tsi108_read_reg(TSI108_PB_OFFSET + TSI108_PB_AERR);
110
111         if (err_stat & TSI108_PB_ERRCS_ES) {
112                 /* Clear error flag */
113                 tsi108_write_reg(TSI108_PB_OFFSET + TSI108_PB_ERRCS,
114                                  TSI108_PB_ERRCS_ES);
115
116                 /* Clear read error reported in PB_ISR */
117                 tsi108_write_reg(TSI108_PB_OFFSET + TSI108_PB_ISR,
118                                  TSI108_PB_ISR_PBS_RD_ERR);
119
120                 /* Clear PCI/X bus cfg errors if applicable */
121                 if ((err_addr & 0xFF000000) == pci_cfg_base) {
122                         pci_stat =
123                             tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_CSR);
124                         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_CSR,
125                                          pci_stat);
126                 }
127         }
128
129         return;
130 }
131
132 #define __tsi108_read_pci_config(x, addr, op)           \
133         __asm__ __volatile__(                           \
134                 "       "op" %0,0,%1\n"         \
135                 "1:     eieio\n"                        \
136                 "2:\n"                                  \
137                 ".section .fixup,\"ax\"\n"              \
138                 "3:     li %0,-1\n"                     \
139                 "       b 2b\n"                         \
140                 ".section __ex_table,\"a\"\n"           \
141                 "       .align 2\n"                     \
142                 "       .long 1b,3b\n"                  \
143                 ".text"                                 \
144                 : "=r"(x) : "r"(addr))
145
146 int
147 tsi108_direct_read_config(struct pci_bus *bus, unsigned int devfn, int offset,
148                           int len, u32 * val)
149 {
150         volatile unsigned char *cfg_addr;
151         struct pci_controller *hose = pci_bus_to_host(bus);
152         u32 temp;
153
154         if (ppc_md.pci_exclude_device)
155                 if (ppc_md.pci_exclude_device(hose, bus->number, devfn))
156                         return PCIBIOS_DEVICE_NOT_FOUND;
157
158         cfg_addr = (unsigned char *)(tsi_mk_config_addr(bus->number,
159                                                         devfn,
160                                                         offset) | (offset &
161                                                                    0x03));
162
163         switch (len) {
164         case 1:
165                 __tsi108_read_pci_config(temp, cfg_addr, "lbzx");
166                 break;
167         case 2:
168                 __tsi108_read_pci_config(temp, cfg_addr, "lhbrx");
169                 break;
170         default:
171                 __tsi108_read_pci_config(temp, cfg_addr, "lwbrx");
172                 break;
173         }
174
175         *val = temp;
176
177 #ifdef DEBUG
178         if ((0xFFFFFFFF != temp) && (0xFFFF != temp) && (0xFF != temp)) {
179                 printk("PCI CFG read : ");
180                 printk("%d:0x%x:0x%x ", bus->number, devfn, offset);
181                 printk("%d ADDR=0x%08x ", len, (uint) cfg_addr);
182                 printk("data = 0x%x\n", *val);
183         }
184 #endif
185         return PCIBIOS_SUCCESSFUL;
186 }
187
188 void tsi108_clear_pci_cfg_error(void)
189 {
190         tsi108_clear_pci_error(tsi108_pci_cfg_phys);
191 }
192
193 static struct pci_ops tsi108_direct_pci_ops = {
194         .read = tsi108_direct_read_config,
195         .write = tsi108_direct_write_config,
196 };
197
198 int __init tsi108_setup_pci(struct device_node *dev, u32 cfg_phys, int primary)
199 {
200         int len;
201         struct pci_controller *hose;
202         struct resource rsrc;
203         const int *bus_range;
204         int has_address = 0;
205
206         /* PCI Config mapping */
207         tsi108_pci_cfg_base = (u32)ioremap(cfg_phys, TSI108_PCI_CFG_SIZE);
208         tsi108_pci_cfg_phys = cfg_phys;
209         DBG("TSI_PCI: %s tsi108_pci_cfg_base=0x%x\n", __func__,
210             tsi108_pci_cfg_base);
211
212         /* Fetch host bridge registers address */
213         has_address = (of_address_to_resource(dev, 0, &rsrc) == 0);
214
215         /* Get bus range if any */
216         bus_range = of_get_property(dev, "bus-range", &len);
217         if (bus_range == NULL || len < 2 * sizeof(int)) {
218                 printk(KERN_WARNING "Can't get bus-range for %s, assume"
219                        " bus 0\n", dev->full_name);
220         }
221
222         hose = pcibios_alloc_controller(dev);
223
224         if (!hose) {
225                 printk("PCI Host bridge init failed\n");
226                 return -ENOMEM;
227         }
228
229         hose->first_busno = bus_range ? bus_range[0] : 0;
230         hose->last_busno = bus_range ? bus_range[1] : 0xff;
231
232         (hose)->ops = &tsi108_direct_pci_ops;
233
234         printk(KERN_INFO "Found tsi108 PCI host bridge at 0x%08x. "
235                "Firmware bus number: %d->%d\n",
236                rsrc.start, hose->first_busno, hose->last_busno);
237
238         /* Interpret the "ranges" property */
239         /* This also maps the I/O region and sets isa_io/mem_base */
240         pci_process_bridge_OF_ranges(hose, dev, primary);
241         return 0;
242 }
243
244 /*
245  * Low level utility functions
246  */
247
248 static void tsi108_pci_int_mask(u_int irq)
249 {
250         u_int irp_cfg;
251         int int_line = (irq - IRQ_PCI_INTAD_BASE);
252
253         irp_cfg = tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL);
254         mb();
255         irp_cfg |= (1 << int_line);     /* INTx_DIR = output */
256         irp_cfg &= ~(3 << (8 + (int_line * 2)));        /* INTx_TYPE = unused */
257         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL, irp_cfg);
258         mb();
259         irp_cfg = tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL);
260 }
261
262 static void tsi108_pci_int_unmask(u_int irq)
263 {
264         u_int irp_cfg;
265         int int_line = (irq - IRQ_PCI_INTAD_BASE);
266
267         irp_cfg = tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL);
268         mb();
269         irp_cfg &= ~(1 << int_line);
270         irp_cfg |= (3 << (8 + (int_line * 2)));
271         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL, irp_cfg);
272         mb();
273 }
274
275 static void init_pci_source(void)
276 {
277         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL,
278                         0x0000ff00);
279         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE,
280                         TSI108_PCI_IRP_ENABLE_P_INT);
281         mb();
282 }
283
284 static inline unsigned int get_pci_source(void)
285 {
286         u_int temp = 0;
287         int irq = -1;
288         int i;
289         u_int pci_irp_stat;
290         static int mask = 0;
291
292         /* Read PCI/X block interrupt status register */
293         pci_irp_stat = tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_STAT);
294         mb();
295
296         if (pci_irp_stat & TSI108_PCI_IRP_STAT_P_INT) {
297                 /* Process Interrupt from PCI bus INTA# - INTD# lines */
298                 temp =
299                     tsi108_read_reg(TSI108_PCI_OFFSET +
300                                     TSI108_PCI_IRP_INTAD) & 0xf;
301                 mb();
302                 for (i = 0; i < 4; i++, mask++) {
303                         if (temp & (1 << mask % 4)) {
304                                 irq = IRQ_PCI_INTA + mask % 4;
305                                 mask++;
306                                 break;
307                         }
308                 }
309
310                 /* Disable interrupts from PCI block */
311                 temp = tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE);
312                 tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE,
313                                 temp & ~TSI108_PCI_IRP_ENABLE_P_INT);
314                 mb();
315                 (void)tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE);
316                 mb();
317         }
318 #ifdef DEBUG
319         else {
320                 printk("TSI108_PIC: error in TSI108_PCI_IRP_STAT\n");
321                 pci_irp_stat =
322                     tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_STAT);
323                 temp =
324                     tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_INTAD);
325                 mb();
326                 printk(">> stat=0x%08x intad=0x%08x ", pci_irp_stat, temp);
327                 temp =
328                     tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_CFG_CTL);
329                 mb();
330                 printk("cfg_ctl=0x%08x ", temp);
331                 temp =
332                     tsi108_read_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE);
333                 mb();
334                 printk("irp_enable=0x%08x\n", temp);
335         }
336 #endif  /* end of DEBUG */
337
338         return irq;
339 }
340
341
342 /*
343  * Linux descriptor level callbacks
344  */
345
346 static void tsi108_pci_irq_enable(u_int irq)
347 {
348         tsi108_pci_int_unmask(irq);
349 }
350
351 static void tsi108_pci_irq_disable(u_int irq)
352 {
353         tsi108_pci_int_mask(irq);
354 }
355
356 static void tsi108_pci_irq_ack(u_int irq)
357 {
358         tsi108_pci_int_mask(irq);
359 }
360
361 static void tsi108_pci_irq_end(u_int irq)
362 {
363         tsi108_pci_int_unmask(irq);
364
365         /* Enable interrupts from PCI block */
366         tsi108_write_reg(TSI108_PCI_OFFSET + TSI108_PCI_IRP_ENABLE,
367                          tsi108_read_reg(TSI108_PCI_OFFSET +
368                                          TSI108_PCI_IRP_ENABLE) |
369                          TSI108_PCI_IRP_ENABLE_P_INT);
370         mb();
371 }
372
373 /*
374  * Interrupt controller descriptor for cascaded PCI interrupt controller.
375  */
376
377 static struct irq_chip tsi108_pci_irq = {
378         .name = "tsi108_PCI_int",
379         .mask = tsi108_pci_irq_disable,
380         .ack = tsi108_pci_irq_ack,
381         .end = tsi108_pci_irq_end,
382         .unmask = tsi108_pci_irq_enable,
383 };
384
385 static int pci_irq_host_xlate(struct irq_host *h, struct device_node *ct,
386                             const u32 *intspec, unsigned int intsize,
387                             irq_hw_number_t *out_hwirq, unsigned int *out_flags)
388 {
389         *out_hwirq = intspec[0];
390         *out_flags = IRQ_TYPE_LEVEL_HIGH;
391         return 0;
392 }
393
394 static int pci_irq_host_map(struct irq_host *h, unsigned int virq,
395                           irq_hw_number_t hw)
396 {       unsigned int irq;
397         DBG("%s(%d, 0x%lx)\n", __func__, virq, hw);
398         if ((virq >= 1) && (virq <= 4)){
399                 irq = virq + IRQ_PCI_INTAD_BASE - 1;
400                 irq_to_desc(irq)->status |= IRQ_LEVEL;
401                 set_irq_chip(irq, &tsi108_pci_irq);
402         }
403         return 0;
404 }
405
406 static struct irq_host_ops pci_irq_host_ops = {
407         .map = pci_irq_host_map,
408         .xlate = pci_irq_host_xlate,
409 };
410
411 /*
412  * Exported functions
413  */
414
415 /*
416  * The Tsi108 PCI interrupts initialization routine.
417  *
418  * The INTA# - INTD# interrupts on the PCI bus are reported by the PCI block
419  * to the MPIC using single interrupt source (IRQ_TSI108_PCI). Therefore the
420  * PCI block has to be treated as a cascaded interrupt controller connected
421  * to the MPIC.
422  */
423
424 void __init tsi108_pci_int_init(struct device_node *node)
425 {
426         DBG("Tsi108_pci_int_init: initializing PCI interrupts\n");
427
428         pci_irq_host = irq_alloc_host(node, IRQ_HOST_MAP_LEGACY,
429                                       0, &pci_irq_host_ops, 0);
430         if (pci_irq_host == NULL) {
431                 printk(KERN_ERR "pci_irq_host: failed to allocate irq host !\n");
432                 return;
433         }
434
435         init_pci_source();
436 }
437
438 void tsi108_irq_cascade(unsigned int irq, struct irq_desc *desc)
439 {
440         unsigned int cascade_irq = get_pci_source();
441         if (cascade_irq != NO_IRQ)
442                 generic_handle_irq(cascade_irq);
443         desc->chip->eoi(irq);
444 }