bbf2e34dc3582442a9e65c2a404c4e7ddd31619e
[linux-3.10.git] / arch / powerpc / platforms / pseries / iommu.c
1 /*
2  * Copyright (C) 2001 Mike Corrigan & Dave Engebretsen, IBM Corporation
3  *
4  * Rewrite, cleanup:
5  *
6  * Copyright (C) 2004 Olof Johansson <olof@lixom.net>, IBM Corporation
7  * Copyright (C) 2006 Olof Johansson <olof@lixom.net>
8  *
9  * Dynamic DMA mapping support, pSeries-specific parts, both SMP and LPAR.
10  *
11  *
12  * This program is free software; you can redistribute it and/or modify
13  * it under the terms of the GNU General Public License as published by
14  * the Free Software Foundation; either version 2 of the License, or
15  * (at your option) any later version.
16  *
17  * This program is distributed in the hope that it will be useful,
18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20  * GNU General Public License for more details.
21  *
22  * You should have received a copy of the GNU General Public License
23  * along with this program; if not, write to the Free Software
24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
25  */
26
27 #include <linux/init.h>
28 #include <linux/types.h>
29 #include <linux/slab.h>
30 #include <linux/mm.h>
31 #include <linux/spinlock.h>
32 #include <linux/string.h>
33 #include <linux/pci.h>
34 #include <linux/dma-mapping.h>
35 #include <asm/io.h>
36 #include <asm/prom.h>
37 #include <asm/rtas.h>
38 #include <asm/iommu.h>
39 #include <asm/pci-bridge.h>
40 #include <asm/machdep.h>
41 #include <asm/abs_addr.h>
42 #include <asm/pSeries_reconfig.h>
43 #include <asm/firmware.h>
44 #include <asm/tce.h>
45 #include <asm/ppc-pci.h>
46 #include <asm/udbg.h>
47
48 #include "plpar_wrappers.h"
49
50 #define DBG(fmt...)
51
52 static void tce_build_pSeries(struct iommu_table *tbl, long index,
53                               long npages, unsigned long uaddr,
54                               enum dma_data_direction direction)
55 {
56         u64 proto_tce;
57         u64 *tcep;
58         u64 rpn;
59
60         index <<= TCE_PAGE_FACTOR;
61         npages <<= TCE_PAGE_FACTOR;
62
63         proto_tce = TCE_PCI_READ; // Read allowed
64
65         if (direction != DMA_TO_DEVICE)
66                 proto_tce |= TCE_PCI_WRITE;
67
68         tcep = ((u64 *)tbl->it_base) + index;
69
70         while (npages--) {
71                 /* can't move this out since we might cross LMB boundary */
72                 rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
73                 *tcep = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
74
75                 uaddr += TCE_PAGE_SIZE;
76                 tcep++;
77         }
78 }
79
80
81 static void tce_free_pSeries(struct iommu_table *tbl, long index, long npages)
82 {
83         u64 *tcep;
84
85         npages <<= TCE_PAGE_FACTOR;
86         index <<= TCE_PAGE_FACTOR;
87
88         tcep = ((u64 *)tbl->it_base) + index;
89
90         while (npages--)
91                 *(tcep++) = 0;
92 }
93
94 static unsigned long tce_get_pseries(struct iommu_table *tbl, long index)
95 {
96         u64 *tcep;
97
98         index <<= TCE_PAGE_FACTOR;
99         tcep = ((u64 *)tbl->it_base) + index;
100
101         return *tcep;
102 }
103
104 static void tce_build_pSeriesLP(struct iommu_table *tbl, long tcenum,
105                                 long npages, unsigned long uaddr,
106                                 enum dma_data_direction direction)
107 {
108         u64 rc;
109         u64 proto_tce, tce;
110         u64 rpn;
111
112         tcenum <<= TCE_PAGE_FACTOR;
113         npages <<= TCE_PAGE_FACTOR;
114
115         rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
116         proto_tce = TCE_PCI_READ;
117         if (direction != DMA_TO_DEVICE)
118                 proto_tce |= TCE_PCI_WRITE;
119
120         while (npages--) {
121                 tce = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
122                 rc = plpar_tce_put((u64)tbl->it_index, (u64)tcenum << 12, tce);
123
124                 if (rc && printk_ratelimit()) {
125                         printk("tce_build_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
126                         printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
127                         printk("\ttcenum  = 0x%lx\n", (u64)tcenum);
128                         printk("\ttce val = 0x%lx\n", tce );
129                         show_stack(current, (unsigned long *)__get_SP());
130                 }
131
132                 tcenum++;
133                 rpn++;
134         }
135 }
136
137 static DEFINE_PER_CPU(u64 *, tce_page) = NULL;
138
139 static void tce_buildmulti_pSeriesLP(struct iommu_table *tbl, long tcenum,
140                                      long npages, unsigned long uaddr,
141                                      enum dma_data_direction direction)
142 {
143         u64 rc;
144         u64 proto_tce;
145         u64 *tcep;
146         u64 rpn;
147         long l, limit;
148
149         if (TCE_PAGE_FACTOR == 0 && npages == 1)
150                 return tce_build_pSeriesLP(tbl, tcenum, npages, uaddr,
151                                            direction);
152
153         tcep = __get_cpu_var(tce_page);
154
155         /* This is safe to do since interrupts are off when we're called
156          * from iommu_alloc{,_sg}()
157          */
158         if (!tcep) {
159                 tcep = (u64 *)__get_free_page(GFP_ATOMIC);
160                 /* If allocation fails, fall back to the loop implementation */
161                 if (!tcep)
162                         return tce_build_pSeriesLP(tbl, tcenum, npages,
163                                                    uaddr, direction);
164                 __get_cpu_var(tce_page) = tcep;
165         }
166
167         tcenum <<= TCE_PAGE_FACTOR;
168         npages <<= TCE_PAGE_FACTOR;
169
170         rpn = (virt_to_abs(uaddr)) >> TCE_SHIFT;
171         proto_tce = TCE_PCI_READ;
172         if (direction != DMA_TO_DEVICE)
173                 proto_tce |= TCE_PCI_WRITE;
174
175         /* We can map max one pageful of TCEs at a time */
176         do {
177                 /*
178                  * Set up the page with TCE data, looping through and setting
179                  * the values.
180                  */
181                 limit = min_t(long, npages, 4096/TCE_ENTRY_SIZE);
182
183                 for (l = 0; l < limit; l++) {
184                         tcep[l] = proto_tce | (rpn & TCE_RPN_MASK) << TCE_RPN_SHIFT;
185                         rpn++;
186                 }
187
188                 rc = plpar_tce_put_indirect((u64)tbl->it_index,
189                                             (u64)tcenum << 12,
190                                             (u64)virt_to_abs(tcep),
191                                             limit);
192
193                 npages -= limit;
194                 tcenum += limit;
195         } while (npages > 0 && !rc);
196
197         if (rc && printk_ratelimit()) {
198                 printk("tce_buildmulti_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
199                 printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
200                 printk("\tnpages  = 0x%lx\n", (u64)npages);
201                 printk("\ttce[0] val = 0x%lx\n", tcep[0]);
202                 show_stack(current, (unsigned long *)__get_SP());
203         }
204 }
205
206 static void tce_free_pSeriesLP(struct iommu_table *tbl, long tcenum, long npages)
207 {
208         u64 rc;
209
210         tcenum <<= TCE_PAGE_FACTOR;
211         npages <<= TCE_PAGE_FACTOR;
212
213         while (npages--) {
214                 rc = plpar_tce_put((u64)tbl->it_index, (u64)tcenum << 12, 0);
215
216                 if (rc && printk_ratelimit()) {
217                         printk("tce_free_pSeriesLP: plpar_tce_put failed. rc=%ld\n", rc);
218                         printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
219                         printk("\ttcenum  = 0x%lx\n", (u64)tcenum);
220                         show_stack(current, (unsigned long *)__get_SP());
221                 }
222
223                 tcenum++;
224         }
225 }
226
227
228 static void tce_freemulti_pSeriesLP(struct iommu_table *tbl, long tcenum, long npages)
229 {
230         u64 rc;
231
232         tcenum <<= TCE_PAGE_FACTOR;
233         npages <<= TCE_PAGE_FACTOR;
234
235         rc = plpar_tce_stuff((u64)tbl->it_index, (u64)tcenum << 12, 0, npages);
236
237         if (rc && printk_ratelimit()) {
238                 printk("tce_freemulti_pSeriesLP: plpar_tce_stuff failed\n");
239                 printk("\trc      = %ld\n", rc);
240                 printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
241                 printk("\tnpages  = 0x%lx\n", (u64)npages);
242                 show_stack(current, (unsigned long *)__get_SP());
243         }
244 }
245
246 static unsigned long tce_get_pSeriesLP(struct iommu_table *tbl, long tcenum)
247 {
248         u64 rc;
249         unsigned long tce_ret;
250
251         tcenum <<= TCE_PAGE_FACTOR;
252         rc = plpar_tce_get((u64)tbl->it_index, (u64)tcenum << 12, &tce_ret);
253
254         if (rc && printk_ratelimit()) {
255                 printk("tce_get_pSeriesLP: plpar_tce_get failed. rc=%ld\n",
256                         rc);
257                 printk("\tindex   = 0x%lx\n", (u64)tbl->it_index);
258                 printk("\ttcenum  = 0x%lx\n", (u64)tcenum);
259                 show_stack(current, (unsigned long *)__get_SP());
260         }
261
262         return tce_ret;
263 }
264
265 static void iommu_table_setparms(struct pci_controller *phb,
266                                  struct device_node *dn,
267                                  struct iommu_table *tbl)
268 {
269         struct device_node *node;
270         const unsigned long *basep, *sizep;
271
272         node = (struct device_node *)phb->arch_data;
273
274         basep = get_property(node, "linux,tce-base", NULL);
275         sizep = get_property(node, "linux,tce-size", NULL);
276         if (basep == NULL || sizep == NULL) {
277                 printk(KERN_ERR "PCI_DMA: iommu_table_setparms: %s has "
278                                 "missing tce entries !\n", dn->full_name);
279                 return;
280         }
281
282         tbl->it_base = (unsigned long)__va(*basep);
283
284 #ifndef CONFIG_CRASH_DUMP
285         memset((void *)tbl->it_base, 0, *sizep);
286 #endif
287
288         tbl->it_busno = phb->bus->number;
289
290         /* Units of tce entries */
291         tbl->it_offset = phb->dma_window_base_cur >> PAGE_SHIFT;
292
293         /* Test if we are going over 2GB of DMA space */
294         if (phb->dma_window_base_cur + phb->dma_window_size > 0x80000000ul) {
295                 udbg_printf("PCI_DMA: Unexpected number of IOAs under this PHB.\n");
296                 panic("PCI_DMA: Unexpected number of IOAs under this PHB.\n");
297         }
298
299         phb->dma_window_base_cur += phb->dma_window_size;
300
301         /* Set the tce table size - measured in entries */
302         tbl->it_size = phb->dma_window_size >> PAGE_SHIFT;
303
304         tbl->it_index = 0;
305         tbl->it_blocksize = 16;
306         tbl->it_type = TCE_PCI;
307 }
308
309 /*
310  * iommu_table_setparms_lpar
311  *
312  * Function: On pSeries LPAR systems, return TCE table info, given a pci bus.
313  */
314 static void iommu_table_setparms_lpar(struct pci_controller *phb,
315                                       struct device_node *dn,
316                                       struct iommu_table *tbl,
317                                       const void *dma_window)
318 {
319         unsigned long offset, size;
320
321         tbl->it_busno  = PCI_DN(dn)->bussubno;
322         of_parse_dma_window(dn, dma_window, &tbl->it_index, &offset, &size);
323
324         tbl->it_base   = 0;
325         tbl->it_blocksize  = 16;
326         tbl->it_type = TCE_PCI;
327         tbl->it_offset = offset >> PAGE_SHIFT;
328         tbl->it_size = size >> PAGE_SHIFT;
329 }
330
331 static void iommu_bus_setup_pSeries(struct pci_bus *bus)
332 {
333         struct device_node *dn;
334         struct iommu_table *tbl;
335         struct device_node *isa_dn, *isa_dn_orig;
336         struct device_node *tmp;
337         struct pci_dn *pci;
338         int children;
339
340         DBG("iommu_bus_setup_pSeries, bus %p, bus->self %p\n", bus, bus->self);
341
342         dn = pci_bus_to_OF_node(bus);
343         pci = PCI_DN(dn);
344
345         if (bus->self) {
346                 /* This is not a root bus, any setup will be done for the
347                  * device-side of the bridge in iommu_dev_setup_pSeries().
348                  */
349                 return;
350         }
351
352         /* Check if the ISA bus on the system is under
353          * this PHB.
354          */
355         isa_dn = isa_dn_orig = of_find_node_by_type(NULL, "isa");
356
357         while (isa_dn && isa_dn != dn)
358                 isa_dn = isa_dn->parent;
359
360         if (isa_dn_orig)
361                 of_node_put(isa_dn_orig);
362
363         /* Count number of direct PCI children of the PHB. */
364         for (children = 0, tmp = dn->child; tmp; tmp = tmp->sibling)
365                 children++;
366
367         DBG("Children: %d\n", children);
368
369         /* Calculate amount of DMA window per slot. Each window must be
370          * a power of two (due to pci_alloc_consistent requirements).
371          *
372          * Keep 256MB aside for PHBs with ISA.
373          */
374
375         if (!isa_dn) {
376                 /* No ISA/IDE - just set window size and return */
377                 pci->phb->dma_window_size = 0x80000000ul; /* To be divided */
378
379                 while (pci->phb->dma_window_size * children > 0x80000000ul)
380                         pci->phb->dma_window_size >>= 1;
381                 DBG("No ISA/IDE, window size is 0x%lx\n",
382                         pci->phb->dma_window_size);
383                 pci->phb->dma_window_base_cur = 0;
384
385                 return;
386         }
387
388         /* If we have ISA, then we probably have an IDE
389          * controller too. Allocate a 128MB table but
390          * skip the first 128MB to avoid stepping on ISA
391          * space.
392          */
393         pci->phb->dma_window_size = 0x8000000ul;
394         pci->phb->dma_window_base_cur = 0x8000000ul;
395
396         tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
397                            pci->phb->node);
398
399         iommu_table_setparms(pci->phb, dn, tbl);
400         pci->iommu_table = iommu_init_table(tbl, pci->phb->node);
401
402         /* Divide the rest (1.75GB) among the children */
403         pci->phb->dma_window_size = 0x80000000ul;
404         while (pci->phb->dma_window_size * children > 0x70000000ul)
405                 pci->phb->dma_window_size >>= 1;
406
407         DBG("ISA/IDE, window size is 0x%lx\n", pci->phb->dma_window_size);
408
409 }
410
411
412 static void iommu_bus_setup_pSeriesLP(struct pci_bus *bus)
413 {
414         struct iommu_table *tbl;
415         struct device_node *dn, *pdn;
416         struct pci_dn *ppci;
417         const void *dma_window = NULL;
418
419         DBG("iommu_bus_setup_pSeriesLP, bus %p, bus->self %p\n", bus, bus->self);
420
421         dn = pci_bus_to_OF_node(bus);
422
423         /* Find nearest ibm,dma-window, walking up the device tree */
424         for (pdn = dn; pdn != NULL; pdn = pdn->parent) {
425                 dma_window = get_property(pdn, "ibm,dma-window", NULL);
426                 if (dma_window != NULL)
427                         break;
428         }
429
430         if (dma_window == NULL) {
431                 DBG("iommu_bus_setup_pSeriesLP: bus %s seems to have no ibm,dma-window property\n", dn->full_name);
432                 return;
433         }
434
435         ppci = PCI_DN(pdn);
436         if (!ppci->iommu_table) {
437                 /* Bussubno hasn't been copied yet.
438                  * Do it now because iommu_table_setparms_lpar needs it.
439                  */
440
441                 ppci->bussubno = bus->number;
442
443                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
444                                    ppci->phb->node);
445
446                 iommu_table_setparms_lpar(ppci->phb, pdn, tbl, dma_window);
447
448                 ppci->iommu_table = iommu_init_table(tbl, ppci->phb->node);
449         }
450
451         if (pdn != dn)
452                 PCI_DN(dn)->iommu_table = ppci->iommu_table;
453 }
454
455
456 static void iommu_dev_setup_pSeries(struct pci_dev *dev)
457 {
458         struct device_node *dn, *mydn;
459         struct iommu_table *tbl;
460
461         DBG("iommu_dev_setup_pSeries, dev %p (%s)\n", dev, pci_name(dev));
462
463         mydn = dn = pci_device_to_OF_node(dev);
464
465         /* If we're the direct child of a root bus, then we need to allocate
466          * an iommu table ourselves. The bus setup code should have setup
467          * the window sizes already.
468          */
469         if (!dev->bus->self) {
470                 DBG(" --> first child, no bridge. Allocating iommu table.\n");
471                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
472                                    PCI_DN(dn)->phb->node);
473                 iommu_table_setparms(PCI_DN(dn)->phb, dn, tbl);
474                 PCI_DN(dn)->iommu_table = iommu_init_table(tbl,
475                                                 PCI_DN(dn)->phb->node);
476
477                 return;
478         }
479
480         /* If this device is further down the bus tree, search upwards until
481          * an already allocated iommu table is found and use that.
482          */
483
484         while (dn && PCI_DN(dn) && PCI_DN(dn)->iommu_table == NULL)
485                 dn = dn->parent;
486
487         if (dn && PCI_DN(dn)) {
488                 PCI_DN(mydn)->iommu_table = PCI_DN(dn)->iommu_table;
489         } else {
490                 DBG("iommu_dev_setup_pSeries, dev %p (%s) has no iommu table\n", dev, pci_name(dev));
491         }
492 }
493
494 static int iommu_reconfig_notifier(struct notifier_block *nb, unsigned long action, void *node)
495 {
496         int err = NOTIFY_OK;
497         struct device_node *np = node;
498         struct pci_dn *pci = PCI_DN(np);
499
500         switch (action) {
501         case PSERIES_RECONFIG_REMOVE:
502                 if (pci && pci->iommu_table &&
503                     get_property(np, "ibm,dma-window", NULL))
504                         iommu_free_table(np);
505                 break;
506         default:
507                 err = NOTIFY_DONE;
508                 break;
509         }
510         return err;
511 }
512
513 static struct notifier_block iommu_reconfig_nb = {
514         .notifier_call = iommu_reconfig_notifier,
515 };
516
517 static void iommu_dev_setup_pSeriesLP(struct pci_dev *dev)
518 {
519         struct device_node *pdn, *dn;
520         struct iommu_table *tbl;
521         const void *dma_window = NULL;
522         struct pci_dn *pci;
523
524         DBG("iommu_dev_setup_pSeriesLP, dev %p (%s)\n", dev, pci_name(dev));
525
526         /* dev setup for LPAR is a little tricky, since the device tree might
527          * contain the dma-window properties per-device and not neccesarily
528          * for the bus. So we need to search upwards in the tree until we
529          * either hit a dma-window property, OR find a parent with a table
530          * already allocated.
531          */
532         dn = pci_device_to_OF_node(dev);
533
534         for (pdn = dn; pdn && PCI_DN(pdn) && !PCI_DN(pdn)->iommu_table;
535              pdn = pdn->parent) {
536                 dma_window = get_property(pdn, "ibm,dma-window", NULL);
537                 if (dma_window)
538                         break;
539         }
540
541         /* Check for parent == NULL so we don't try to setup the empty EADS
542          * slots on POWER4 machines.
543          */
544         if (dma_window == NULL || pdn->parent == NULL) {
545                 DBG("No dma window for device, linking to parent\n");
546                 PCI_DN(dn)->iommu_table = PCI_DN(pdn)->iommu_table;
547                 return;
548         } else {
549                 DBG("Found DMA window, allocating table\n");
550         }
551
552         pci = PCI_DN(pdn);
553         if (!pci->iommu_table) {
554                 /* iommu_table_setparms_lpar needs bussubno. */
555                 pci->bussubno = pci->phb->bus->number;
556
557                 tbl = kmalloc_node(sizeof(struct iommu_table), GFP_KERNEL,
558                                    pci->phb->node);
559
560                 iommu_table_setparms_lpar(pci->phb, pdn, tbl, dma_window);
561
562                 pci->iommu_table = iommu_init_table(tbl, pci->phb->node);
563         }
564
565         if (pdn != dn)
566                 PCI_DN(dn)->iommu_table = pci->iommu_table;
567 }
568
569 static void iommu_bus_setup_null(struct pci_bus *b) { }
570 static void iommu_dev_setup_null(struct pci_dev *d) { }
571
572 /* These are called very early. */
573 void iommu_init_early_pSeries(void)
574 {
575         if (of_chosen && get_property(of_chosen, "linux,iommu-off", NULL)) {
576                 /* Direct I/O, IOMMU off */
577                 ppc_md.iommu_dev_setup = iommu_dev_setup_null;
578                 ppc_md.iommu_bus_setup = iommu_bus_setup_null;
579                 pci_direct_iommu_init();
580
581                 return;
582         }
583
584         if (firmware_has_feature(FW_FEATURE_LPAR)) {
585                 if (firmware_has_feature(FW_FEATURE_MULTITCE)) {
586                         ppc_md.tce_build = tce_buildmulti_pSeriesLP;
587                         ppc_md.tce_free  = tce_freemulti_pSeriesLP;
588                 } else {
589                         ppc_md.tce_build = tce_build_pSeriesLP;
590                         ppc_md.tce_free  = tce_free_pSeriesLP;
591                 }
592                 ppc_md.tce_get   = tce_get_pSeriesLP;
593                 ppc_md.iommu_bus_setup = iommu_bus_setup_pSeriesLP;
594                 ppc_md.iommu_dev_setup = iommu_dev_setup_pSeriesLP;
595         } else {
596                 ppc_md.tce_build = tce_build_pSeries;
597                 ppc_md.tce_free  = tce_free_pSeries;
598                 ppc_md.tce_get   = tce_get_pseries;
599                 ppc_md.iommu_bus_setup = iommu_bus_setup_pSeries;
600                 ppc_md.iommu_dev_setup = iommu_dev_setup_pSeries;
601         }
602
603
604         pSeries_reconfig_notifier_register(&iommu_reconfig_nb);
605
606         pci_iommu_init();
607 }
608