0441f54b2a6acc9ab27a0d229c1465a8e0fa5975
[linux-3.10.git] / arch / mips / kernel / octeon_switch.S
1 /*
2  * This file is subject to the terms and conditions of the GNU General Public
3  * License.  See the file "COPYING" in the main directory of this archive
4  * for more details.
5  *
6  * Copyright (C) 1994, 1995, 1996, 1998, 1999, 2002, 2003 Ralf Baechle
7  * Copyright (C) 1996 David S. Miller (davem@davemloft.net)
8  * Copyright (C) 1994, 1995, 1996, by Andreas Busse
9  * Copyright (C) 1999 Silicon Graphics, Inc.
10  * Copyright (C) 2000 MIPS Technologies, Inc.
11  *    written by Carsten Langgaard, carstenl@mips.com
12  */
13 #include <asm/asm.h>
14 #include <asm/cachectl.h>
15 #include <asm/fpregdef.h>
16 #include <asm/mipsregs.h>
17 #include <asm/asm-offsets.h>
18 #include <asm/page.h>
19 #include <asm/pgtable-bits.h>
20 #include <asm/regdef.h>
21 #include <asm/stackframe.h>
22 #include <asm/thread_info.h>
23
24 #include <asm/asmmacro.h>
25
26 /*
27  * Offset to the current process status flags, the first 32 bytes of the
28  * stack are not used.
29  */
30 #define ST_OFF (_THREAD_SIZE - 32 - PT_SIZE + PT_STATUS)
31
32 /*
33  * task_struct *resume(task_struct *prev, task_struct *next,
34  *                     struct thread_info *next_ti, int usedfpu)
35  */
36         .align  7
37         LEAF(resume)
38         .set arch=octeon
39         mfc0    t1, CP0_STATUS
40         LONG_S  t1, THREAD_STATUS(a0)
41         cpu_save_nonscratch a0
42         LONG_S  ra, THREAD_REG31(a0)
43
44         /* check if we need to save COP2 registers */
45         PTR_L   t2, TASK_THREAD_INFO(a0)
46         LONG_L  t0, ST_OFF(t2)
47         bbit0   t0, 30, 1f
48
49         /* Disable COP2 in the stored process state */
50         li      t1, ST0_CU2
51         xor     t0, t1
52         LONG_S  t0, ST_OFF(t2)
53
54         /* Enable COP2 so we can save it */
55         mfc0    t0, CP0_STATUS
56         or      t0, t1
57         mtc0    t0, CP0_STATUS
58
59         /* Save COP2 */
60         daddu   a0, THREAD_CP2
61         jal octeon_cop2_save
62         dsubu   a0, THREAD_CP2
63
64         /* Disable COP2 now that we are done */
65         mfc0    t0, CP0_STATUS
66         li      t1, ST0_CU2
67         xor     t0, t1
68         mtc0    t0, CP0_STATUS
69
70 1:
71 #if CONFIG_CAVIUM_OCTEON_CVMSEG_SIZE > 0
72         /* Check if we need to store CVMSEG state */
73         mfc0    t0, $11,7       /* CvmMemCtl */
74         bbit0   t0, 6, 3f       /* Is user access enabled? */
75
76         /* Store the CVMSEG state */
77         /* Extract the size of CVMSEG */
78         andi    t0, 0x3f
79         /* Multiply * (cache line size/sizeof(long)/2) */
80         sll     t0, 7-LONGLOG-1
81         li      t1, -32768      /* Base address of CVMSEG */
82         LONG_ADDI t2, a0, THREAD_CVMSEG /* Where to store CVMSEG to */
83         synciobdma
84 2:
85         .set noreorder
86         LONG_L  t8, 0(t1)       /* Load from CVMSEG */
87         subu    t0, 1           /* Decrement loop var */
88         LONG_L  t9, LONGSIZE(t1)/* Load from CVMSEG */
89         LONG_ADDU t1, LONGSIZE*2 /* Increment loc in CVMSEG */
90         LONG_S  t8, 0(t2)       /* Store CVMSEG to thread storage */
91         LONG_ADDU t2, LONGSIZE*2 /* Increment loc in thread storage */
92         bnez    t0, 2b          /* Loop until we've copied it all */
93          LONG_S t9, -LONGSIZE(t2)/* Store CVMSEG to thread storage */
94         .set reorder
95
96         /* Disable access to CVMSEG */
97         mfc0    t0, $11,7       /* CvmMemCtl */
98         xori    t0, t0, 0x40    /* Bit 6 is CVMSEG user enable */
99         mtc0    t0, $11,7       /* CvmMemCtl */
100 #endif
101 3:
102         /*
103          * The order of restoring the registers takes care of the race
104          * updating $28, $29 and kernelsp without disabling ints.
105          */
106         move    $28, a2
107         cpu_restore_nonscratch a1
108
109 #if (_THREAD_SIZE - 32) < 0x8000
110         PTR_ADDIU       t0, $28, _THREAD_SIZE - 32
111 #else
112         PTR_LI          t0, _THREAD_SIZE - 32
113         PTR_ADDU        t0, $28
114 #endif
115         set_saved_sp    t0, t1, t2
116
117         mfc0    t1, CP0_STATUS          /* Do we really need this? */
118         li      a3, 0xff01
119         and     t1, a3
120         LONG_L  a2, THREAD_STATUS(a1)
121         nor     a3, $0, a3
122         and     a2, a3
123         or      a2, t1
124         mtc0    a2, CP0_STATUS
125         move    v0, a0
126         jr      ra
127         END(resume)
128
129 /*
130  * void octeon_cop2_save(struct octeon_cop2_state *a0)
131  */
132         .align  7
133         LEAF(octeon_cop2_save)
134
135         dmfc0   t9, $9,7        /* CvmCtl register. */
136
137         /* Save the COP2 CRC state */
138         dmfc2   t0, 0x0201
139         dmfc2   t1, 0x0202
140         dmfc2   t2, 0x0200
141         sd      t0, OCTEON_CP2_CRC_IV(a0)
142         sd      t1, OCTEON_CP2_CRC_LENGTH(a0)
143         sd      t2, OCTEON_CP2_CRC_POLY(a0)
144         /* Skip next instructions if CvmCtl[NODFA_CP2] set */
145         bbit1   t9, 28, 1f
146
147         /* Save the LLM state */
148         dmfc2   t0, 0x0402
149         dmfc2   t1, 0x040A
150         sd      t0, OCTEON_CP2_LLM_DAT(a0)
151         sd      t1, OCTEON_CP2_LLM_DAT+8(a0)
152
153 1:      bbit1   t9, 26, 3f      /* done if CvmCtl[NOCRYPTO] set */
154
155         /* Save the COP2 crypto state */
156         /* this part is mostly common to both pass 1 and later revisions */
157         dmfc2   t0, 0x0084
158         dmfc2   t1, 0x0080
159         dmfc2   t2, 0x0081
160         dmfc2   t3, 0x0082
161         sd      t0, OCTEON_CP2_3DES_IV(a0)
162         dmfc2   t0, 0x0088
163         sd      t1, OCTEON_CP2_3DES_KEY(a0)
164         dmfc2   t1, 0x0111                      /* only necessary for pass 1 */
165         sd      t2, OCTEON_CP2_3DES_KEY+8(a0)
166         dmfc2   t2, 0x0102
167         sd      t3, OCTEON_CP2_3DES_KEY+16(a0)
168         dmfc2   t3, 0x0103
169         sd      t0, OCTEON_CP2_3DES_RESULT(a0)
170         dmfc2   t0, 0x0104
171         sd      t1, OCTEON_CP2_AES_INP0(a0)     /* only necessary for pass 1 */
172         dmfc2   t1, 0x0105
173         sd      t2, OCTEON_CP2_AES_IV(a0)
174         dmfc2   t2, 0x0106
175         sd      t3, OCTEON_CP2_AES_IV+8(a0)
176         dmfc2   t3, 0x0107
177         sd      t0, OCTEON_CP2_AES_KEY(a0)
178         dmfc2   t0, 0x0110
179         sd      t1, OCTEON_CP2_AES_KEY+8(a0)
180         dmfc2   t1, 0x0100
181         sd      t2, OCTEON_CP2_AES_KEY+16(a0)
182         dmfc2   t2, 0x0101
183         sd      t3, OCTEON_CP2_AES_KEY+24(a0)
184         mfc0    t3, $15,0       /* Get the processor ID register */
185         sd      t0, OCTEON_CP2_AES_KEYLEN(a0)
186         li      t0, 0x000d0000  /* This is the processor ID of Octeon Pass1 */
187         sd      t1, OCTEON_CP2_AES_RESULT(a0)
188         sd      t2, OCTEON_CP2_AES_RESULT+8(a0)
189         /* Skip to the Pass1 version of the remainder of the COP2 state */
190         beq     t3, t0, 2f
191
192         /* the non-pass1 state when !CvmCtl[NOCRYPTO] */
193         dmfc2   t1, 0x0240
194         dmfc2   t2, 0x0241
195         dmfc2   t3, 0x0242
196         dmfc2   t0, 0x0243
197         sd      t1, OCTEON_CP2_HSH_DATW(a0)
198         dmfc2   t1, 0x0244
199         sd      t2, OCTEON_CP2_HSH_DATW+8(a0)
200         dmfc2   t2, 0x0245
201         sd      t3, OCTEON_CP2_HSH_DATW+16(a0)
202         dmfc2   t3, 0x0246
203         sd      t0, OCTEON_CP2_HSH_DATW+24(a0)
204         dmfc2   t0, 0x0247
205         sd      t1, OCTEON_CP2_HSH_DATW+32(a0)
206         dmfc2   t1, 0x0248
207         sd      t2, OCTEON_CP2_HSH_DATW+40(a0)
208         dmfc2   t2, 0x0249
209         sd      t3, OCTEON_CP2_HSH_DATW+48(a0)
210         dmfc2   t3, 0x024A
211         sd      t0, OCTEON_CP2_HSH_DATW+56(a0)
212         dmfc2   t0, 0x024B
213         sd      t1, OCTEON_CP2_HSH_DATW+64(a0)
214         dmfc2   t1, 0x024C
215         sd      t2, OCTEON_CP2_HSH_DATW+72(a0)
216         dmfc2   t2, 0x024D
217         sd      t3, OCTEON_CP2_HSH_DATW+80(a0)
218         dmfc2   t3, 0x024E
219         sd      t0, OCTEON_CP2_HSH_DATW+88(a0)
220         dmfc2   t0, 0x0250
221         sd      t1, OCTEON_CP2_HSH_DATW+96(a0)
222         dmfc2   t1, 0x0251
223         sd      t2, OCTEON_CP2_HSH_DATW+104(a0)
224         dmfc2   t2, 0x0252
225         sd      t3, OCTEON_CP2_HSH_DATW+112(a0)
226         dmfc2   t3, 0x0253
227         sd      t0, OCTEON_CP2_HSH_IVW(a0)
228         dmfc2   t0, 0x0254
229         sd      t1, OCTEON_CP2_HSH_IVW+8(a0)
230         dmfc2   t1, 0x0255
231         sd      t2, OCTEON_CP2_HSH_IVW+16(a0)
232         dmfc2   t2, 0x0256
233         sd      t3, OCTEON_CP2_HSH_IVW+24(a0)
234         dmfc2   t3, 0x0257
235         sd      t0, OCTEON_CP2_HSH_IVW+32(a0)
236         dmfc2   t0, 0x0258
237         sd      t1, OCTEON_CP2_HSH_IVW+40(a0)
238         dmfc2   t1, 0x0259
239         sd      t2, OCTEON_CP2_HSH_IVW+48(a0)
240         dmfc2   t2, 0x025E
241         sd      t3, OCTEON_CP2_HSH_IVW+56(a0)
242         dmfc2   t3, 0x025A
243         sd      t0, OCTEON_CP2_GFM_MULT(a0)
244         dmfc2   t0, 0x025B
245         sd      t1, OCTEON_CP2_GFM_MULT+8(a0)
246         sd      t2, OCTEON_CP2_GFM_POLY(a0)
247         sd      t3, OCTEON_CP2_GFM_RESULT(a0)
248         sd      t0, OCTEON_CP2_GFM_RESULT+8(a0)
249         jr      ra
250
251 2:      /* pass 1 special stuff when !CvmCtl[NOCRYPTO] */
252         dmfc2   t3, 0x0040
253         dmfc2   t0, 0x0041
254         dmfc2   t1, 0x0042
255         dmfc2   t2, 0x0043
256         sd      t3, OCTEON_CP2_HSH_DATW(a0)
257         dmfc2   t3, 0x0044
258         sd      t0, OCTEON_CP2_HSH_DATW+8(a0)
259         dmfc2   t0, 0x0045
260         sd      t1, OCTEON_CP2_HSH_DATW+16(a0)
261         dmfc2   t1, 0x0046
262         sd      t2, OCTEON_CP2_HSH_DATW+24(a0)
263         dmfc2   t2, 0x0048
264         sd      t3, OCTEON_CP2_HSH_DATW+32(a0)
265         dmfc2   t3, 0x0049
266         sd      t0, OCTEON_CP2_HSH_DATW+40(a0)
267         dmfc2   t0, 0x004A
268         sd      t1, OCTEON_CP2_HSH_DATW+48(a0)
269         sd      t2, OCTEON_CP2_HSH_IVW(a0)
270         sd      t3, OCTEON_CP2_HSH_IVW+8(a0)
271         sd      t0, OCTEON_CP2_HSH_IVW+16(a0)
272
273 3:      /* pass 1 or CvmCtl[NOCRYPTO] set */
274         jr      ra
275         END(octeon_cop2_save)
276
277 /*
278  * void octeon_cop2_restore(struct octeon_cop2_state *a0)
279  */
280         .align  7
281         .set push
282         .set noreorder
283         LEAF(octeon_cop2_restore)
284         /* First cache line was prefetched before the call */
285         pref    4,  128(a0)
286         dmfc0   t9, $9,7        /* CvmCtl register. */
287
288         pref    4,  256(a0)
289         ld      t0, OCTEON_CP2_CRC_IV(a0)
290         pref    4,  384(a0)
291         ld      t1, OCTEON_CP2_CRC_LENGTH(a0)
292         ld      t2, OCTEON_CP2_CRC_POLY(a0)
293
294         /* Restore the COP2 CRC state */
295         dmtc2   t0, 0x0201
296         dmtc2   t1, 0x1202
297         bbit1   t9, 28, 2f      /* Skip LLM if CvmCtl[NODFA_CP2] is set */
298          dmtc2  t2, 0x4200
299
300         /* Restore the LLM state */
301         ld      t0, OCTEON_CP2_LLM_DAT(a0)
302         ld      t1, OCTEON_CP2_LLM_DAT+8(a0)
303         dmtc2   t0, 0x0402
304         dmtc2   t1, 0x040A
305
306 2:
307         bbit1   t9, 26, done_restore    /* done if CvmCtl[NOCRYPTO] set */
308          nop
309
310         /* Restore the COP2 crypto state common to pass 1 and pass 2 */
311         ld      t0, OCTEON_CP2_3DES_IV(a0)
312         ld      t1, OCTEON_CP2_3DES_KEY(a0)
313         ld      t2, OCTEON_CP2_3DES_KEY+8(a0)
314         dmtc2   t0, 0x0084
315         ld      t0, OCTEON_CP2_3DES_KEY+16(a0)
316         dmtc2   t1, 0x0080
317         ld      t1, OCTEON_CP2_3DES_RESULT(a0)
318         dmtc2   t2, 0x0081
319         ld      t2, OCTEON_CP2_AES_INP0(a0) /* only really needed for pass 1 */
320         dmtc2   t0, 0x0082
321         ld      t0, OCTEON_CP2_AES_IV(a0)
322         dmtc2   t1, 0x0098
323         ld      t1, OCTEON_CP2_AES_IV+8(a0)
324         dmtc2   t2, 0x010A                  /* only really needed for pass 1 */
325         ld      t2, OCTEON_CP2_AES_KEY(a0)
326         dmtc2   t0, 0x0102
327         ld      t0, OCTEON_CP2_AES_KEY+8(a0)
328         dmtc2   t1, 0x0103
329         ld      t1, OCTEON_CP2_AES_KEY+16(a0)
330         dmtc2   t2, 0x0104
331         ld      t2, OCTEON_CP2_AES_KEY+24(a0)
332         dmtc2   t0, 0x0105
333         ld      t0, OCTEON_CP2_AES_KEYLEN(a0)
334         dmtc2   t1, 0x0106
335         ld      t1, OCTEON_CP2_AES_RESULT(a0)
336         dmtc2   t2, 0x0107
337         ld      t2, OCTEON_CP2_AES_RESULT+8(a0)
338         mfc0    t3, $15,0       /* Get the processor ID register */
339         dmtc2   t0, 0x0110
340         li      t0, 0x000d0000  /* This is the processor ID of Octeon Pass1 */
341         dmtc2   t1, 0x0100
342         bne     t0, t3, 3f      /* Skip the next stuff for non-pass1 */
343          dmtc2  t2, 0x0101
344
345         /* this code is specific for pass 1 */
346         ld      t0, OCTEON_CP2_HSH_DATW(a0)
347         ld      t1, OCTEON_CP2_HSH_DATW+8(a0)
348         ld      t2, OCTEON_CP2_HSH_DATW+16(a0)
349         dmtc2   t0, 0x0040
350         ld      t0, OCTEON_CP2_HSH_DATW+24(a0)
351         dmtc2   t1, 0x0041
352         ld      t1, OCTEON_CP2_HSH_DATW+32(a0)
353         dmtc2   t2, 0x0042
354         ld      t2, OCTEON_CP2_HSH_DATW+40(a0)
355         dmtc2   t0, 0x0043
356         ld      t0, OCTEON_CP2_HSH_DATW+48(a0)
357         dmtc2   t1, 0x0044
358         ld      t1, OCTEON_CP2_HSH_IVW(a0)
359         dmtc2   t2, 0x0045
360         ld      t2, OCTEON_CP2_HSH_IVW+8(a0)
361         dmtc2   t0, 0x0046
362         ld      t0, OCTEON_CP2_HSH_IVW+16(a0)
363         dmtc2   t1, 0x0048
364         dmtc2   t2, 0x0049
365         b done_restore   /* unconditional branch */
366          dmtc2  t0, 0x004A
367
368 3:      /* this is post-pass1 code */
369         ld      t2, OCTEON_CP2_HSH_DATW(a0)
370         ld      t0, OCTEON_CP2_HSH_DATW+8(a0)
371         ld      t1, OCTEON_CP2_HSH_DATW+16(a0)
372         dmtc2   t2, 0x0240
373         ld      t2, OCTEON_CP2_HSH_DATW+24(a0)
374         dmtc2   t0, 0x0241
375         ld      t0, OCTEON_CP2_HSH_DATW+32(a0)
376         dmtc2   t1, 0x0242
377         ld      t1, OCTEON_CP2_HSH_DATW+40(a0)
378         dmtc2   t2, 0x0243
379         ld      t2, OCTEON_CP2_HSH_DATW+48(a0)
380         dmtc2   t0, 0x0244
381         ld      t0, OCTEON_CP2_HSH_DATW+56(a0)
382         dmtc2   t1, 0x0245
383         ld      t1, OCTEON_CP2_HSH_DATW+64(a0)
384         dmtc2   t2, 0x0246
385         ld      t2, OCTEON_CP2_HSH_DATW+72(a0)
386         dmtc2   t0, 0x0247
387         ld      t0, OCTEON_CP2_HSH_DATW+80(a0)
388         dmtc2   t1, 0x0248
389         ld      t1, OCTEON_CP2_HSH_DATW+88(a0)
390         dmtc2   t2, 0x0249
391         ld      t2, OCTEON_CP2_HSH_DATW+96(a0)
392         dmtc2   t0, 0x024A
393         ld      t0, OCTEON_CP2_HSH_DATW+104(a0)
394         dmtc2   t1, 0x024B
395         ld      t1, OCTEON_CP2_HSH_DATW+112(a0)
396         dmtc2   t2, 0x024C
397         ld      t2, OCTEON_CP2_HSH_IVW(a0)
398         dmtc2   t0, 0x024D
399         ld      t0, OCTEON_CP2_HSH_IVW+8(a0)
400         dmtc2   t1, 0x024E
401         ld      t1, OCTEON_CP2_HSH_IVW+16(a0)
402         dmtc2   t2, 0x0250
403         ld      t2, OCTEON_CP2_HSH_IVW+24(a0)
404         dmtc2   t0, 0x0251
405         ld      t0, OCTEON_CP2_HSH_IVW+32(a0)
406         dmtc2   t1, 0x0252
407         ld      t1, OCTEON_CP2_HSH_IVW+40(a0)
408         dmtc2   t2, 0x0253
409         ld      t2, OCTEON_CP2_HSH_IVW+48(a0)
410         dmtc2   t0, 0x0254
411         ld      t0, OCTEON_CP2_HSH_IVW+56(a0)
412         dmtc2   t1, 0x0255
413         ld      t1, OCTEON_CP2_GFM_MULT(a0)
414         dmtc2   t2, 0x0256
415         ld      t2, OCTEON_CP2_GFM_MULT+8(a0)
416         dmtc2   t0, 0x0257
417         ld      t0, OCTEON_CP2_GFM_POLY(a0)
418         dmtc2   t1, 0x0258
419         ld      t1, OCTEON_CP2_GFM_RESULT(a0)
420         dmtc2   t2, 0x0259
421         ld      t2, OCTEON_CP2_GFM_RESULT+8(a0)
422         dmtc2   t0, 0x025E
423         dmtc2   t1, 0x025A
424         dmtc2   t2, 0x025B
425
426 done_restore:
427         jr      ra
428          nop
429         END(octeon_cop2_restore)
430         .set pop
431
432 /*
433  * void octeon_mult_save()
434  * sp is assumed to point to a struct pt_regs
435  *
436  * NOTE: This is called in SAVE_SOME in stackframe.h. It can only
437  *       safely modify k0 and k1.
438  */
439         .align  7
440         .set push
441         .set noreorder
442         LEAF(octeon_mult_save)
443         dmfc0   k0, $9,7        /* CvmCtl register. */
444         bbit1   k0, 27, 1f      /* Skip CvmCtl[NOMUL] */
445          nop
446
447         /* Save the multiplier state */
448         v3mulu  k0, $0, $0
449         v3mulu  k1, $0, $0
450         sd      k0, PT_MTP(sp)        /* PT_MTP    has P0 */
451         v3mulu  k0, $0, $0
452         sd      k1, PT_MTP+8(sp)      /* PT_MTP+8  has P1 */
453         ori     k1, $0, 1
454         v3mulu  k1, k1, $0
455         sd      k0, PT_MTP+16(sp)     /* PT_MTP+16 has P2 */
456         v3mulu  k0, $0, $0
457         sd      k1, PT_MPL(sp)        /* PT_MPL    has MPL0 */
458         v3mulu  k1, $0, $0
459         sd      k0, PT_MPL+8(sp)      /* PT_MPL+8  has MPL1 */
460         jr      ra
461          sd     k1, PT_MPL+16(sp)     /* PT_MPL+16 has MPL2 */
462
463 1:      /* Resume here if CvmCtl[NOMUL] */
464         jr      ra
465         END(octeon_mult_save)
466         .set pop
467
468 /*
469  * void octeon_mult_restore()
470  * sp is assumed to point to a struct pt_regs
471  *
472  * NOTE: This is called in RESTORE_SOME in stackframe.h.
473  */
474         .align  7
475         .set push
476         .set noreorder
477         LEAF(octeon_mult_restore)
478         dmfc0   k1, $9,7                /* CvmCtl register. */
479         ld      v0, PT_MPL(sp)          /* MPL0 */
480         ld      v1, PT_MPL+8(sp)        /* MPL1 */
481         ld      k0, PT_MPL+16(sp)       /* MPL2 */
482         bbit1   k1, 27, 1f              /* Skip CvmCtl[NOMUL] */
483         /* Normally falls through, so no time wasted here */
484         nop
485
486         /* Restore the multiplier state */
487         ld      k1, PT_MTP+16(sp)       /* P2 */
488         MTM0    v0                      /* MPL0 */
489         ld      v0, PT_MTP+8(sp)        /* P1 */
490         MTM1    v1                      /* MPL1 */
491         ld      v1, PT_MTP(sp)          /* P0 */
492         MTM2    k0                      /* MPL2 */
493         MTP2    k1                      /* P2 */
494         MTP1    v0                      /* P1 */
495         jr      ra
496          MTP0   v1                      /* P0 */
497
498 1:      /* Resume here if CvmCtl[NOMUL] */
499         jr      ra
500          nop
501         END(octeon_mult_restore)
502         .set pop