Merge branch 'for-linus' of git://one.firstfloor.org/home/andi/git/linux-2.6
[linux-3.10.git] / arch / i386 / mach-voyager / voyager_smp.c
1 /* -*- mode: c; c-basic-offset: 8 -*- */
2
3 /* Copyright (C) 1999,2001
4  *
5  * Author: J.E.J.Bottomley@HansenPartnership.com
6  *
7  * linux/arch/i386/kernel/voyager_smp.c
8  *
9  * This file provides all the same external entries as smp.c but uses
10  * the voyager hal to provide the functionality
11  */
12 #include <linux/module.h>
13 #include <linux/mm.h>
14 #include <linux/kernel_stat.h>
15 #include <linux/delay.h>
16 #include <linux/mc146818rtc.h>
17 #include <linux/cache.h>
18 #include <linux/interrupt.h>
19 #include <linux/smp_lock.h>
20 #include <linux/init.h>
21 #include <linux/kernel.h>
22 #include <linux/bootmem.h>
23 #include <linux/completion.h>
24 #include <asm/desc.h>
25 #include <asm/voyager.h>
26 #include <asm/vic.h>
27 #include <asm/mtrr.h>
28 #include <asm/pgalloc.h>
29 #include <asm/tlbflush.h>
30 #include <asm/arch_hooks.h>
31 #include <asm/pda.h>
32
33 /* TLB state -- visible externally, indexed physically */
34 DEFINE_PER_CPU(struct tlb_state, cpu_tlbstate) ____cacheline_aligned = { &init_mm, 0 };
35
36 /* CPU IRQ affinity -- set to all ones initially */
37 static unsigned long cpu_irq_affinity[NR_CPUS] __cacheline_aligned = { [0 ... NR_CPUS-1]  = ~0UL };
38
39 /* per CPU data structure (for /proc/cpuinfo et al), visible externally
40  * indexed physically */
41 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
42 EXPORT_SYMBOL(cpu_data);
43
44 /* physical ID of the CPU used to boot the system */
45 unsigned char boot_cpu_id;
46
47 /* The memory line addresses for the Quad CPIs */
48 struct voyager_qic_cpi *voyager_quad_cpi_addr[NR_CPUS] __cacheline_aligned;
49
50 /* The masks for the Extended VIC processors, filled in by cat_init */
51 __u32 voyager_extended_vic_processors = 0;
52
53 /* Masks for the extended Quad processors which cannot be VIC booted */
54 __u32 voyager_allowed_boot_processors = 0;
55
56 /* The mask for the Quad Processors (both extended and non-extended) */
57 __u32 voyager_quad_processors = 0;
58
59 /* Total count of live CPUs, used in process.c to display
60  * the CPU information and in irq.c for the per CPU irq
61  * activity count.  Finally exported by i386_ksyms.c */
62 static int voyager_extended_cpus = 1;
63
64 /* Have we found an SMP box - used by time.c to do the profiling
65    interrupt for timeslicing; do not set to 1 until the per CPU timer
66    interrupt is active */
67 int smp_found_config = 0;
68
69 /* Used for the invalidate map that's also checked in the spinlock */
70 static volatile unsigned long smp_invalidate_needed;
71
72 /* Bitmask of currently online CPUs - used by setup.c for
73    /proc/cpuinfo, visible externally but still physical */
74 cpumask_t cpu_online_map = CPU_MASK_NONE;
75 EXPORT_SYMBOL(cpu_online_map);
76
77 /* Bitmask of CPUs present in the system - exported by i386_syms.c, used
78  * by scheduler but indexed physically */
79 cpumask_t phys_cpu_present_map = CPU_MASK_NONE;
80
81
82 /* The internal functions */
83 static void send_CPI(__u32 cpuset, __u8 cpi);
84 static void ack_CPI(__u8 cpi);
85 static int ack_QIC_CPI(__u8 cpi);
86 static void ack_special_QIC_CPI(__u8 cpi);
87 static void ack_VIC_CPI(__u8 cpi);
88 static void send_CPI_allbutself(__u8 cpi);
89 static void mask_vic_irq(unsigned int irq);
90 static void unmask_vic_irq(unsigned int irq);
91 static unsigned int startup_vic_irq(unsigned int irq);
92 static void enable_local_vic_irq(unsigned int irq);
93 static void disable_local_vic_irq(unsigned int irq);
94 static void before_handle_vic_irq(unsigned int irq);
95 static void after_handle_vic_irq(unsigned int irq);
96 static void set_vic_irq_affinity(unsigned int irq, cpumask_t mask);
97 static void ack_vic_irq(unsigned int irq);
98 static void vic_enable_cpi(void);
99 static void do_boot_cpu(__u8 cpuid);
100 static void do_quad_bootstrap(void);
101
102 int hard_smp_processor_id(void);
103 int safe_smp_processor_id(void);
104
105 /* Inline functions */
106 static inline void
107 send_one_QIC_CPI(__u8 cpu, __u8 cpi)
108 {
109         voyager_quad_cpi_addr[cpu]->qic_cpi[cpi].cpi =
110                 (smp_processor_id() << 16) + cpi;
111 }
112
113 static inline void
114 send_QIC_CPI(__u32 cpuset, __u8 cpi)
115 {
116         int cpu;
117
118         for_each_online_cpu(cpu) {
119                 if(cpuset & (1<<cpu)) {
120 #ifdef VOYAGER_DEBUG
121                         if(!cpu_isset(cpu, cpu_online_map))
122                                 VDEBUG(("CPU%d sending cpi %d to CPU%d not in cpu_online_map\n", hard_smp_processor_id(), cpi, cpu));
123 #endif
124                         send_one_QIC_CPI(cpu, cpi - QIC_CPI_OFFSET);
125                 }
126         }
127 }
128
129 static inline void
130 wrapper_smp_local_timer_interrupt(void)
131 {
132         irq_enter();
133         smp_local_timer_interrupt();
134         irq_exit();
135 }
136
137 static inline void
138 send_one_CPI(__u8 cpu, __u8 cpi)
139 {
140         if(voyager_quad_processors & (1<<cpu))
141                 send_one_QIC_CPI(cpu, cpi - QIC_CPI_OFFSET);
142         else
143                 send_CPI(1<<cpu, cpi);
144 }
145
146 static inline void
147 send_CPI_allbutself(__u8 cpi)
148 {
149         __u8 cpu = smp_processor_id();
150         __u32 mask = cpus_addr(cpu_online_map)[0] & ~(1 << cpu);
151         send_CPI(mask, cpi);
152 }
153
154 static inline int
155 is_cpu_quad(void)
156 {
157         __u8 cpumask = inb(VIC_PROC_WHO_AM_I);
158         return ((cpumask & QUAD_IDENTIFIER) == QUAD_IDENTIFIER);
159 }
160
161 static inline int
162 is_cpu_extended(void)
163 {
164         __u8 cpu = hard_smp_processor_id();
165
166         return(voyager_extended_vic_processors & (1<<cpu));
167 }
168
169 static inline int
170 is_cpu_vic_boot(void)
171 {
172         __u8 cpu = hard_smp_processor_id();
173
174         return(voyager_extended_vic_processors
175                & voyager_allowed_boot_processors & (1<<cpu));
176 }
177
178
179 static inline void
180 ack_CPI(__u8 cpi)
181 {
182         switch(cpi) {
183         case VIC_CPU_BOOT_CPI:
184                 if(is_cpu_quad() && !is_cpu_vic_boot())
185                         ack_QIC_CPI(cpi);
186                 else
187                         ack_VIC_CPI(cpi);
188                 break;
189         case VIC_SYS_INT:
190         case VIC_CMN_INT: 
191                 /* These are slightly strange.  Even on the Quad card,
192                  * They are vectored as VIC CPIs */
193                 if(is_cpu_quad())
194                         ack_special_QIC_CPI(cpi);
195                 else
196                         ack_VIC_CPI(cpi);
197                 break;
198         default:
199                 printk("VOYAGER ERROR: CPI%d is in common CPI code\n", cpi);
200                 break;
201         }
202 }
203
204 /* local variables */
205
206 /* The VIC IRQ descriptors -- these look almost identical to the
207  * 8259 IRQs except that masks and things must be kept per processor
208  */
209 static struct irq_chip vic_chip = {
210         .name           = "VIC",
211         .startup        = startup_vic_irq,
212         .mask           = mask_vic_irq,
213         .unmask         = unmask_vic_irq,
214         .set_affinity   = set_vic_irq_affinity,
215 };
216
217 /* used to count up as CPUs are brought on line (starts at 0) */
218 static int cpucount = 0;
219
220 /* steal a page from the bottom of memory for the trampoline and
221  * squirrel its address away here.  This will be in kernel virtual
222  * space */
223 static __u32 trampoline_base;
224
225 /* The per cpu profile stuff - used in smp_local_timer_interrupt */
226 static DEFINE_PER_CPU(int, prof_multiplier) = 1;
227 static DEFINE_PER_CPU(int, prof_old_multiplier) = 1;
228 static DEFINE_PER_CPU(int, prof_counter) =  1;
229
230 /* the map used to check if a CPU has booted */
231 static __u32 cpu_booted_map;
232
233 /* the synchronize flag used to hold all secondary CPUs spinning in
234  * a tight loop until the boot sequence is ready for them */
235 static cpumask_t smp_commenced_mask = CPU_MASK_NONE;
236
237 /* This is for the new dynamic CPU boot code */
238 cpumask_t cpu_callin_map = CPU_MASK_NONE;
239 cpumask_t cpu_callout_map = CPU_MASK_NONE;
240 EXPORT_SYMBOL(cpu_callout_map);
241 cpumask_t cpu_possible_map = CPU_MASK_NONE;
242 EXPORT_SYMBOL(cpu_possible_map);
243
244 /* The per processor IRQ masks (these are usually kept in sync) */
245 static __u16 vic_irq_mask[NR_CPUS] __cacheline_aligned;
246
247 /* the list of IRQs to be enabled by the VIC_ENABLE_IRQ_CPI */
248 static __u16 vic_irq_enable_mask[NR_CPUS] __cacheline_aligned = { 0 };
249
250 /* Lock for enable/disable of VIC interrupts */
251 static  __cacheline_aligned DEFINE_SPINLOCK(vic_irq_lock);
252
253 /* The boot processor is correctly set up in PC mode when it 
254  * comes up, but the secondaries need their master/slave 8259
255  * pairs initializing correctly */
256
257 /* Interrupt counters (per cpu) and total - used to try to
258  * even up the interrupt handling routines */
259 static long vic_intr_total = 0;
260 static long vic_intr_count[NR_CPUS] __cacheline_aligned = { 0 };
261 static unsigned long vic_tick[NR_CPUS] __cacheline_aligned = { 0 };
262
263 /* Since we can only use CPI0, we fake all the other CPIs */
264 static unsigned long vic_cpi_mailbox[NR_CPUS] __cacheline_aligned;
265
266 /* debugging routine to read the isr of the cpu's pic */
267 static inline __u16
268 vic_read_isr(void)
269 {
270         __u16 isr;
271
272         outb(0x0b, 0xa0);
273         isr = inb(0xa0) << 8;
274         outb(0x0b, 0x20);
275         isr |= inb(0x20);
276
277         return isr;
278 }
279
280 static __init void
281 qic_setup(void)
282 {
283         if(!is_cpu_quad()) {
284                 /* not a quad, no setup */
285                 return;
286         }
287         outb(QIC_DEFAULT_MASK0, QIC_MASK_REGISTER0);
288         outb(QIC_CPI_ENABLE, QIC_MASK_REGISTER1);
289         
290         if(is_cpu_extended()) {
291                 /* the QIC duplicate of the VIC base register */
292                 outb(VIC_DEFAULT_CPI_BASE, QIC_VIC_CPI_BASE_REGISTER);
293                 outb(QIC_DEFAULT_CPI_BASE, QIC_CPI_BASE_REGISTER);
294
295                 /* FIXME: should set up the QIC timer and memory parity
296                  * error vectors here */
297         }
298 }
299
300 static __init void
301 vic_setup_pic(void)
302 {
303         outb(1, VIC_REDIRECT_REGISTER_1);
304         /* clear the claim registers for dynamic routing */
305         outb(0, VIC_CLAIM_REGISTER_0);
306         outb(0, VIC_CLAIM_REGISTER_1);
307
308         outb(0, VIC_PRIORITY_REGISTER);
309         /* Set the Primary and Secondary Microchannel vector
310          * bases to be the same as the ordinary interrupts
311          *
312          * FIXME: This would be more efficient using separate
313          * vectors. */
314         outb(FIRST_EXTERNAL_VECTOR, VIC_PRIMARY_MC_BASE);
315         outb(FIRST_EXTERNAL_VECTOR, VIC_SECONDARY_MC_BASE);
316         /* Now initiallise the master PIC belonging to this CPU by
317          * sending the four ICWs */
318
319         /* ICW1: level triggered, ICW4 needed */
320         outb(0x19, 0x20);
321
322         /* ICW2: vector base */
323         outb(FIRST_EXTERNAL_VECTOR, 0x21);
324
325         /* ICW3: slave at line 2 */
326         outb(0x04, 0x21);
327
328         /* ICW4: 8086 mode */
329         outb(0x01, 0x21);
330
331         /* now the same for the slave PIC */
332
333         /* ICW1: level trigger, ICW4 needed */
334         outb(0x19, 0xA0);
335
336         /* ICW2: slave vector base */
337         outb(FIRST_EXTERNAL_VECTOR + 8, 0xA1);
338         
339         /* ICW3: slave ID */
340         outb(0x02, 0xA1);
341
342         /* ICW4: 8086 mode */
343         outb(0x01, 0xA1);
344 }
345
346 static void
347 do_quad_bootstrap(void)
348 {
349         if(is_cpu_quad() && is_cpu_vic_boot()) {
350                 int i;
351                 unsigned long flags;
352                 __u8 cpuid = hard_smp_processor_id();
353
354                 local_irq_save(flags);
355
356                 for(i = 0; i<4; i++) {
357                         /* FIXME: this would be >>3 &0x7 on the 32 way */
358                         if(((cpuid >> 2) & 0x03) == i)
359                                 /* don't lower our own mask! */
360                                 continue;
361
362                         /* masquerade as local Quad CPU */
363                         outb(QIC_CPUID_ENABLE | i, QIC_PROCESSOR_ID);
364                         /* enable the startup CPI */
365                         outb(QIC_BOOT_CPI_MASK, QIC_MASK_REGISTER1);
366                         /* restore cpu id */
367                         outb(0, QIC_PROCESSOR_ID);
368                 }
369                 local_irq_restore(flags);
370         }
371 }
372
373
374 /* Set up all the basic stuff: read the SMP config and make all the
375  * SMP information reflect only the boot cpu.  All others will be
376  * brought on-line later. */
377 void __init 
378 find_smp_config(void)
379 {
380         int i;
381
382         boot_cpu_id = hard_smp_processor_id();
383
384         printk("VOYAGER SMP: Boot cpu is %d\n", boot_cpu_id);
385
386         /* initialize the CPU structures (moved from smp_boot_cpus) */
387         for(i=0; i<NR_CPUS; i++) {
388                 cpu_irq_affinity[i] = ~0;
389         }
390         cpu_online_map = cpumask_of_cpu(boot_cpu_id);
391
392         /* The boot CPU must be extended */
393         voyager_extended_vic_processors = 1<<boot_cpu_id;
394         /* initially, all of the first 8 cpu's can boot */
395         voyager_allowed_boot_processors = 0xff;
396         /* set up everything for just this CPU, we can alter
397          * this as we start the other CPUs later */
398         /* now get the CPU disposition from the extended CMOS */
399         cpus_addr(phys_cpu_present_map)[0] = voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK);
400         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 1) << 8;
401         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 2) << 16;
402         cpus_addr(phys_cpu_present_map)[0] |= voyager_extended_cmos_read(VOYAGER_PROCESSOR_PRESENT_MASK + 3) << 24;
403         cpu_possible_map = phys_cpu_present_map;
404         printk("VOYAGER SMP: phys_cpu_present_map = 0x%lx\n", cpus_addr(phys_cpu_present_map)[0]);
405         /* Here we set up the VIC to enable SMP */
406         /* enable the CPIs by writing the base vector to their register */
407         outb(VIC_DEFAULT_CPI_BASE, VIC_CPI_BASE_REGISTER);
408         outb(1, VIC_REDIRECT_REGISTER_1);
409         /* set the claim registers for static routing --- Boot CPU gets
410          * all interrupts untill all other CPUs started */
411         outb(0xff, VIC_CLAIM_REGISTER_0);
412         outb(0xff, VIC_CLAIM_REGISTER_1);
413         /* Set the Primary and Secondary Microchannel vector
414          * bases to be the same as the ordinary interrupts
415          *
416          * FIXME: This would be more efficient using separate
417          * vectors. */
418         outb(FIRST_EXTERNAL_VECTOR, VIC_PRIMARY_MC_BASE);
419         outb(FIRST_EXTERNAL_VECTOR, VIC_SECONDARY_MC_BASE);
420
421         /* Finally tell the firmware that we're driving */
422         outb(inb(VOYAGER_SUS_IN_CONTROL_PORT) | VOYAGER_IN_CONTROL_FLAG,
423              VOYAGER_SUS_IN_CONTROL_PORT);
424
425         current_thread_info()->cpu = boot_cpu_id;
426         write_pda(cpu_number, boot_cpu_id);
427 }
428
429 /*
430  *      The bootstrap kernel entry code has set these up. Save them
431  *      for a given CPU, id is physical */
432 void __init
433 smp_store_cpu_info(int id)
434 {
435         struct cpuinfo_x86 *c=&cpu_data[id];
436
437         *c = boot_cpu_data;
438
439         identify_cpu(c);
440 }
441
442 /* set up the trampoline and return the physical address of the code */
443 static __u32 __init
444 setup_trampoline(void)
445 {
446         /* these two are global symbols in trampoline.S */
447         extern __u8 trampoline_end[];
448         extern __u8 trampoline_data[];
449
450         memcpy((__u8 *)trampoline_base, trampoline_data,
451                trampoline_end - trampoline_data);
452         return virt_to_phys((__u8 *)trampoline_base);
453 }
454
455 /* Routine initially called when a non-boot CPU is brought online */
456 static void __init
457 start_secondary(void *unused)
458 {
459         __u8 cpuid = hard_smp_processor_id();
460         /* external functions not defined in the headers */
461         extern void calibrate_delay(void);
462
463         secondary_cpu_init();
464
465         /* OK, we're in the routine */
466         ack_CPI(VIC_CPU_BOOT_CPI);
467
468         /* setup the 8259 master slave pair belonging to this CPU ---
469          * we won't actually receive any until the boot CPU
470          * relinquishes it's static routing mask */
471         vic_setup_pic();
472
473         qic_setup();
474
475         if(is_cpu_quad() && !is_cpu_vic_boot()) {
476                 /* clear the boot CPI */
477                 __u8 dummy;
478
479                 dummy = voyager_quad_cpi_addr[cpuid]->qic_cpi[VIC_CPU_BOOT_CPI].cpi;
480                 printk("read dummy %d\n", dummy);
481         }
482
483         /* lower the mask to receive CPIs */
484         vic_enable_cpi();
485
486         VDEBUG(("VOYAGER SMP: CPU%d, stack at about %p\n", cpuid, &cpuid));
487
488         /* enable interrupts */
489         local_irq_enable();
490
491         /* get our bogomips */
492         calibrate_delay();
493
494         /* save our processor parameters */
495         smp_store_cpu_info(cpuid);
496
497         /* if we're a quad, we may need to bootstrap other CPUs */
498         do_quad_bootstrap();
499
500         /* FIXME: this is rather a poor hack to prevent the CPU
501          * activating softirqs while it's supposed to be waiting for
502          * permission to proceed.  Without this, the new per CPU stuff
503          * in the softirqs will fail */
504         local_irq_disable();
505         cpu_set(cpuid, cpu_callin_map);
506
507         /* signal that we're done */
508         cpu_booted_map = 1;
509
510         while (!cpu_isset(cpuid, smp_commenced_mask))
511                 rep_nop();
512         local_irq_enable();
513
514         local_flush_tlb();
515
516         cpu_set(cpuid, cpu_online_map);
517         wmb();
518         cpu_idle();
519 }
520
521
522 /* Routine to kick start the given CPU and wait for it to report ready
523  * (or timeout in startup).  When this routine returns, the requested
524  * CPU is either fully running and configured or known to be dead.
525  *
526  * We call this routine sequentially 1 CPU at a time, so no need for
527  * locking */
528
529 static void __init
530 do_boot_cpu(__u8 cpu)
531 {
532         struct task_struct *idle;
533         int timeout;
534         unsigned long flags;
535         int quad_boot = (1<<cpu) & voyager_quad_processors 
536                 & ~( voyager_extended_vic_processors
537                      & voyager_allowed_boot_processors);
538
539         /* This is an area in head.S which was used to set up the
540          * initial kernel stack.  We need to alter this to give the
541          * booting CPU a new stack (taken from its idle process) */
542         extern struct {
543                 __u8 *esp;
544                 unsigned short ss;
545         } stack_start;
546         /* This is the format of the CPI IDT gate (in real mode) which
547          * we're hijacking to boot the CPU */
548         union   IDTFormat {
549                 struct seg {
550                         __u16   Offset;
551                         __u16   Segment;
552                 } idt;
553                 __u32 val;
554         } hijack_source;
555
556         __u32 *hijack_vector;
557         __u32 start_phys_address = setup_trampoline();
558
559         /* There's a clever trick to this: The linux trampoline is
560          * compiled to begin at absolute location zero, so make the
561          * address zero but have the data segment selector compensate
562          * for the actual address */
563         hijack_source.idt.Offset = start_phys_address & 0x000F;
564         hijack_source.idt.Segment = (start_phys_address >> 4) & 0xFFFF;
565
566         cpucount++;
567         alternatives_smp_switch(1);
568
569         idle = fork_idle(cpu);
570         if(IS_ERR(idle))
571                 panic("failed fork for CPU%d", cpu);
572         idle->thread.eip = (unsigned long) start_secondary;
573         /* init_tasks (in sched.c) is indexed logically */
574         stack_start.esp = (void *) idle->thread.esp;
575
576         init_gdt(cpu, idle);
577         irq_ctx_init(cpu);
578
579         /* Note: Don't modify initial ss override */
580         VDEBUG(("VOYAGER SMP: Booting CPU%d at 0x%lx[%x:%x], stack %p\n", cpu, 
581                 (unsigned long)hijack_source.val, hijack_source.idt.Segment,
582                 hijack_source.idt.Offset, stack_start.esp));
583
584         /* init lowmem identity mapping */
585         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
586                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
587         flush_tlb_all();
588
589         if(quad_boot) {
590                 printk("CPU %d: non extended Quad boot\n", cpu);
591                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_CPI + QIC_DEFAULT_CPI_BASE)*4);
592                 *hijack_vector = hijack_source.val;
593         } else {
594                 printk("CPU%d: extended VIC boot\n", cpu);
595                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_CPI + VIC_DEFAULT_CPI_BASE)*4);
596                 *hijack_vector = hijack_source.val;
597                 /* VIC errata, may also receive interrupt at this address */
598                 hijack_vector = (__u32 *)phys_to_virt((VIC_CPU_BOOT_ERRATA_CPI + VIC_DEFAULT_CPI_BASE)*4);
599                 *hijack_vector = hijack_source.val;
600         }
601         /* All non-boot CPUs start with interrupts fully masked.  Need
602          * to lower the mask of the CPI we're about to send.  We do
603          * this in the VIC by masquerading as the processor we're
604          * about to boot and lowering its interrupt mask */
605         local_irq_save(flags);
606         if(quad_boot) {
607                 send_one_QIC_CPI(cpu, VIC_CPU_BOOT_CPI);
608         } else {
609                 outb(VIC_CPU_MASQUERADE_ENABLE | cpu, VIC_PROCESSOR_ID);
610                 /* here we're altering registers belonging to `cpu' */
611                 
612                 outb(VIC_BOOT_INTERRUPT_MASK, 0x21);
613                 /* now go back to our original identity */
614                 outb(boot_cpu_id, VIC_PROCESSOR_ID);
615
616                 /* and boot the CPU */
617
618                 send_CPI((1<<cpu), VIC_CPU_BOOT_CPI);
619         }
620         cpu_booted_map = 0;
621         local_irq_restore(flags);
622
623         /* now wait for it to become ready (or timeout) */
624         for(timeout = 0; timeout < 50000; timeout++) {
625                 if(cpu_booted_map)
626                         break;
627                 udelay(100);
628         }
629         /* reset the page table */
630         zap_low_mappings();
631           
632         if (cpu_booted_map) {
633                 VDEBUG(("CPU%d: Booted successfully, back in CPU %d\n",
634                         cpu, smp_processor_id()));
635         
636                 printk("CPU%d: ", cpu);
637                 print_cpu_info(&cpu_data[cpu]);
638                 wmb();
639                 cpu_set(cpu, cpu_callout_map);
640                 cpu_set(cpu, cpu_present_map);
641         }
642         else {
643                 printk("CPU%d FAILED TO BOOT: ", cpu);
644                 if (*((volatile unsigned char *)phys_to_virt(start_phys_address))==0xA5)
645                         printk("Stuck.\n");
646                 else
647                         printk("Not responding.\n");
648                 
649                 cpucount--;
650         }
651 }
652
653 void __init
654 smp_boot_cpus(void)
655 {
656         int i;
657
658         /* CAT BUS initialisation must be done after the memory */
659         /* FIXME: The L4 has a catbus too, it just needs to be
660          * accessed in a totally different way */
661         if(voyager_level == 5) {
662                 voyager_cat_init();
663
664                 /* now that the cat has probed the Voyager System Bus, sanity
665                  * check the cpu map */
666                 if( ((voyager_quad_processors | voyager_extended_vic_processors)
667                      & cpus_addr(phys_cpu_present_map)[0]) != cpus_addr(phys_cpu_present_map)[0]) {
668                         /* should panic */
669                         printk("\n\n***WARNING*** Sanity check of CPU present map FAILED\n");
670                 }
671         } else if(voyager_level == 4)
672                 voyager_extended_vic_processors = cpus_addr(phys_cpu_present_map)[0];
673
674         /* this sets up the idle task to run on the current cpu */
675         voyager_extended_cpus = 1;
676         /* Remove the global_irq_holder setting, it triggers a BUG() on
677          * schedule at the moment */
678         //global_irq_holder = boot_cpu_id;
679
680         /* FIXME: Need to do something about this but currently only works
681          * on CPUs with a tsc which none of mine have. 
682         smp_tune_scheduling();
683          */
684         smp_store_cpu_info(boot_cpu_id);
685         printk("CPU%d: ", boot_cpu_id);
686         print_cpu_info(&cpu_data[boot_cpu_id]);
687
688         if(is_cpu_quad()) {
689                 /* booting on a Quad CPU */
690                 printk("VOYAGER SMP: Boot CPU is Quad\n");
691                 qic_setup();
692                 do_quad_bootstrap();
693         }
694
695         /* enable our own CPIs */
696         vic_enable_cpi();
697
698         cpu_set(boot_cpu_id, cpu_online_map);
699         cpu_set(boot_cpu_id, cpu_callout_map);
700         
701         /* loop over all the extended VIC CPUs and boot them.  The 
702          * Quad CPUs must be bootstrapped by their extended VIC cpu */
703         for(i = 0; i < NR_CPUS; i++) {
704                 if(i == boot_cpu_id || !cpu_isset(i, phys_cpu_present_map))
705                         continue;
706                 do_boot_cpu(i);
707                 /* This udelay seems to be needed for the Quad boots
708                  * don't remove unless you know what you're doing */
709                 udelay(1000);
710         }
711         /* we could compute the total bogomips here, but why bother?,
712          * Code added from smpboot.c */
713         {
714                 unsigned long bogosum = 0;
715                 for (i = 0; i < NR_CPUS; i++)
716                         if (cpu_isset(i, cpu_online_map))
717                                 bogosum += cpu_data[i].loops_per_jiffy;
718                 printk(KERN_INFO "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
719                         cpucount+1,
720                         bogosum/(500000/HZ),
721                         (bogosum/(5000/HZ))%100);
722         }
723         voyager_extended_cpus = hweight32(voyager_extended_vic_processors);
724         printk("VOYAGER: Extended (interrupt handling CPUs): %d, non-extended: %d\n", voyager_extended_cpus, num_booting_cpus() - voyager_extended_cpus);
725         /* that's it, switch to symmetric mode */
726         outb(0, VIC_PRIORITY_REGISTER);
727         outb(0, VIC_CLAIM_REGISTER_0);
728         outb(0, VIC_CLAIM_REGISTER_1);
729         
730         VDEBUG(("VOYAGER SMP: Booted with %d CPUs\n", num_booting_cpus()));
731 }
732
733 /* Reload the secondary CPUs task structure (this function does not
734  * return ) */
735 void __init 
736 initialize_secondary(void)
737 {
738 #if 0
739         // AC kernels only
740         set_current(hard_get_current());
741 #endif
742
743         /*
744          * We don't actually need to load the full TSS,
745          * basically just the stack pointer and the eip.
746          */
747
748         asm volatile(
749                 "movl %0,%%esp\n\t"
750                 "jmp *%1"
751                 :
752                 :"r" (current->thread.esp),"r" (current->thread.eip));
753 }
754
755 /* handle a Voyager SYS_INT -- If we don't, the base board will
756  * panic the system.
757  *
758  * System interrupts occur because some problem was detected on the
759  * various busses.  To find out what you have to probe all the
760  * hardware via the CAT bus.  FIXME: At the moment we do nothing. */
761 fastcall void
762 smp_vic_sys_interrupt(struct pt_regs *regs)
763 {
764         ack_CPI(VIC_SYS_INT);
765         printk("Voyager SYSTEM INTERRUPT\n");   
766 }
767
768 /* Handle a voyager CMN_INT; These interrupts occur either because of
769  * a system status change or because a single bit memory error
770  * occurred.  FIXME: At the moment, ignore all this. */
771 fastcall void
772 smp_vic_cmn_interrupt(struct pt_regs *regs)
773 {
774         static __u8 in_cmn_int = 0;
775         static DEFINE_SPINLOCK(cmn_int_lock);
776
777         /* common ints are broadcast, so make sure we only do this once */
778         _raw_spin_lock(&cmn_int_lock);
779         if(in_cmn_int)
780                 goto unlock_end;
781
782         in_cmn_int++;
783         _raw_spin_unlock(&cmn_int_lock);
784
785         VDEBUG(("Voyager COMMON INTERRUPT\n"));
786
787         if(voyager_level == 5)
788                 voyager_cat_do_common_interrupt();
789
790         _raw_spin_lock(&cmn_int_lock);
791         in_cmn_int = 0;
792  unlock_end:
793         _raw_spin_unlock(&cmn_int_lock);
794         ack_CPI(VIC_CMN_INT);
795 }
796
797 /*
798  * Reschedule call back. Nothing to do, all the work is done
799  * automatically when we return from the interrupt.  */
800 static void
801 smp_reschedule_interrupt(void)
802 {
803         /* do nothing */
804 }
805
806 static struct mm_struct * flush_mm;
807 static unsigned long flush_va;
808 static DEFINE_SPINLOCK(tlbstate_lock);
809 #define FLUSH_ALL       0xffffffff
810
811 /*
812  * We cannot call mmdrop() because we are in interrupt context, 
813  * instead update mm->cpu_vm_mask.
814  *
815  * We need to reload %cr3 since the page tables may be going
816  * away from under us..
817  */
818 static inline void
819 leave_mm (unsigned long cpu)
820 {
821         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK)
822                 BUG();
823         cpu_clear(cpu, per_cpu(cpu_tlbstate, cpu).active_mm->cpu_vm_mask);
824         load_cr3(swapper_pg_dir);
825 }
826
827
828 /*
829  * Invalidate call-back
830  */
831 static void 
832 smp_invalidate_interrupt(void)
833 {
834         __u8 cpu = smp_processor_id();
835
836         if (!test_bit(cpu, &smp_invalidate_needed))
837                 return;
838         /* This will flood messages.  Don't uncomment unless you see
839          * Problems with cross cpu invalidation
840         VDEBUG(("VOYAGER SMP: CPU%d received INVALIDATE_CPI\n",
841                 smp_processor_id()));
842         */
843
844         if (flush_mm == per_cpu(cpu_tlbstate, cpu).active_mm) {
845                 if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_OK) {
846                         if (flush_va == FLUSH_ALL)
847                                 local_flush_tlb();
848                         else
849                                 __flush_tlb_one(flush_va);
850                 } else
851                         leave_mm(cpu);
852         }
853         smp_mb__before_clear_bit();
854         clear_bit(cpu, &smp_invalidate_needed);
855         smp_mb__after_clear_bit();
856 }
857
858 /* All the new flush operations for 2.4 */
859
860
861 /* This routine is called with a physical cpu mask */
862 static void
863 flush_tlb_others (unsigned long cpumask, struct mm_struct *mm,
864                                                 unsigned long va)
865 {
866         int stuck = 50000;
867
868         if (!cpumask)
869                 BUG();
870         if ((cpumask & cpus_addr(cpu_online_map)[0]) != cpumask)
871                 BUG();
872         if (cpumask & (1 << smp_processor_id()))
873                 BUG();
874         if (!mm)
875                 BUG();
876
877         spin_lock(&tlbstate_lock);
878         
879         flush_mm = mm;
880         flush_va = va;
881         atomic_set_mask(cpumask, &smp_invalidate_needed);
882         /*
883          * We have to send the CPI only to
884          * CPUs affected.
885          */
886         send_CPI(cpumask, VIC_INVALIDATE_CPI);
887
888         while (smp_invalidate_needed) {
889                 mb();
890                 if(--stuck == 0) {
891                         printk("***WARNING*** Stuck doing invalidate CPI (CPU%d)\n", smp_processor_id());
892                         break;
893                 }
894         }
895
896         /* Uncomment only to debug invalidation problems
897         VDEBUG(("VOYAGER SMP: Completed invalidate CPI (CPU%d)\n", cpu));
898         */
899
900         flush_mm = NULL;
901         flush_va = 0;
902         spin_unlock(&tlbstate_lock);
903 }
904
905 void
906 flush_tlb_current_task(void)
907 {
908         struct mm_struct *mm = current->mm;
909         unsigned long cpu_mask;
910
911         preempt_disable();
912
913         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
914         local_flush_tlb();
915         if (cpu_mask)
916                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
917
918         preempt_enable();
919 }
920
921
922 void
923 flush_tlb_mm (struct mm_struct * mm)
924 {
925         unsigned long cpu_mask;
926
927         preempt_disable();
928
929         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
930
931         if (current->active_mm == mm) {
932                 if (current->mm)
933                         local_flush_tlb();
934                 else
935                         leave_mm(smp_processor_id());
936         }
937         if (cpu_mask)
938                 flush_tlb_others(cpu_mask, mm, FLUSH_ALL);
939
940         preempt_enable();
941 }
942
943 void flush_tlb_page(struct vm_area_struct * vma, unsigned long va)
944 {
945         struct mm_struct *mm = vma->vm_mm;
946         unsigned long cpu_mask;
947
948         preempt_disable();
949
950         cpu_mask = cpus_addr(mm->cpu_vm_mask)[0] & ~(1 << smp_processor_id());
951         if (current->active_mm == mm) {
952                 if(current->mm)
953                         __flush_tlb_one(va);
954                  else
955                         leave_mm(smp_processor_id());
956         }
957
958         if (cpu_mask)
959                 flush_tlb_others(cpu_mask, mm, va);
960
961         preempt_enable();
962 }
963 EXPORT_SYMBOL(flush_tlb_page);
964
965 /* enable the requested IRQs */
966 static void
967 smp_enable_irq_interrupt(void)
968 {
969         __u8 irq;
970         __u8 cpu = get_cpu();
971
972         VDEBUG(("VOYAGER SMP: CPU%d enabling irq mask 0x%x\n", cpu,
973                vic_irq_enable_mask[cpu]));
974
975         spin_lock(&vic_irq_lock);
976         for(irq = 0; irq < 16; irq++) {
977                 if(vic_irq_enable_mask[cpu] & (1<<irq))
978                         enable_local_vic_irq(irq);
979         }
980         vic_irq_enable_mask[cpu] = 0;
981         spin_unlock(&vic_irq_lock);
982
983         put_cpu_no_resched();
984 }
985         
986 /*
987  *      CPU halt call-back
988  */
989 static void
990 smp_stop_cpu_function(void *dummy)
991 {
992         VDEBUG(("VOYAGER SMP: CPU%d is STOPPING\n", smp_processor_id()));
993         cpu_clear(smp_processor_id(), cpu_online_map);
994         local_irq_disable();
995         for(;;)
996                 halt();
997 }
998
999 static DEFINE_SPINLOCK(call_lock);
1000
1001 struct call_data_struct {
1002         void (*func) (void *info);
1003         void *info;
1004         volatile unsigned long started;
1005         volatile unsigned long finished;
1006         int wait;
1007 };
1008
1009 static struct call_data_struct * call_data;
1010
1011 /* execute a thread on a new CPU.  The function to be called must be
1012  * previously set up.  This is used to schedule a function for
1013  * execution on all CPU's - set up the function then broadcast a
1014  * function_interrupt CPI to come here on each CPU */
1015 static void
1016 smp_call_function_interrupt(void)
1017 {
1018         void (*func) (void *info) = call_data->func;
1019         void *info = call_data->info;
1020         /* must take copy of wait because call_data may be replaced
1021          * unless the function is waiting for us to finish */
1022         int wait = call_data->wait;
1023         __u8 cpu = smp_processor_id();
1024
1025         /*
1026          * Notify initiating CPU that I've grabbed the data and am
1027          * about to execute the function
1028          */
1029         mb();
1030         if(!test_and_clear_bit(cpu, &call_data->started)) {
1031                 /* If the bit wasn't set, this could be a replay */
1032                 printk(KERN_WARNING "VOYAGER SMP: CPU %d received call funtion with no call pending\n", cpu);
1033                 return;
1034         }
1035         /*
1036          * At this point the info structure may be out of scope unless wait==1
1037          */
1038         irq_enter();
1039         (*func)(info);
1040         irq_exit();
1041         if (wait) {
1042                 mb();
1043                 clear_bit(cpu, &call_data->finished);
1044         }
1045 }
1046
1047 static int
1048 __smp_call_function_mask (void (*func) (void *info), void *info, int retry,
1049                           int wait, __u32 mask)
1050 {
1051         struct call_data_struct data;
1052
1053         mask &= ~(1<<smp_processor_id());
1054
1055         if (!mask)
1056                 return 0;
1057
1058         /* Can deadlock when called with interrupts disabled */
1059         WARN_ON(irqs_disabled());
1060
1061         data.func = func;
1062         data.info = info;
1063         data.started = mask;
1064         data.wait = wait;
1065         if (wait)
1066                 data.finished = mask;
1067
1068         spin_lock(&call_lock);
1069         call_data = &data;
1070         wmb();
1071         /* Send a message to all other CPUs and wait for them to respond */
1072         send_CPI(mask, VIC_CALL_FUNCTION_CPI);
1073
1074         /* Wait for response */
1075         while (data.started)
1076                 barrier();
1077
1078         if (wait)
1079                 while (data.finished)
1080                         barrier();
1081
1082         spin_unlock(&call_lock);
1083
1084         return 0;
1085 }
1086
1087 /* Call this function on all CPUs using the function_interrupt above
1088     <func> The function to run. This must be fast and non-blocking.
1089     <info> An arbitrary pointer to pass to the function.
1090     <retry> If true, keep retrying until ready.
1091     <wait> If true, wait until function has completed on other CPUs.
1092     [RETURNS] 0 on success, else a negative status code. Does not return until
1093     remote CPUs are nearly ready to execute <<func>> or are or have executed.
1094 */
1095 int
1096 smp_call_function(void (*func) (void *info), void *info, int retry,
1097                    int wait)
1098 {
1099         __u32 mask = cpus_addr(cpu_online_map)[0];
1100
1101         return __smp_call_function_mask(func, info, retry, wait, mask);
1102 }
1103 EXPORT_SYMBOL(smp_call_function);
1104
1105 /*
1106  * smp_call_function_single - Run a function on another CPU
1107  * @func: The function to run. This must be fast and non-blocking.
1108  * @info: An arbitrary pointer to pass to the function.
1109  * @nonatomic: Currently unused.
1110  * @wait: If true, wait until function has completed on other CPUs.
1111  *
1112  * Retrurns 0 on success, else a negative status code.
1113  *
1114  * Does not return until the remote CPU is nearly ready to execute <func>
1115  * or is or has executed.
1116  */
1117
1118 int
1119 smp_call_function_single(int cpu, void (*func) (void *info), void *info,
1120                          int nonatomic, int wait)
1121 {
1122         __u32 mask = 1 << cpu;
1123
1124         return __smp_call_function_mask(func, info, nonatomic, wait, mask);
1125 }
1126 EXPORT_SYMBOL(smp_call_function_single);
1127
1128 /* Sorry about the name.  In an APIC based system, the APICs
1129  * themselves are programmed to send a timer interrupt.  This is used
1130  * by linux to reschedule the processor.  Voyager doesn't have this,
1131  * so we use the system clock to interrupt one processor, which in
1132  * turn, broadcasts a timer CPI to all the others --- we receive that
1133  * CPI here.  We don't use this actually for counting so losing
1134  * ticks doesn't matter 
1135  *
1136  * FIXME: For those CPU's which actually have a local APIC, we could
1137  * try to use it to trigger this interrupt instead of having to
1138  * broadcast the timer tick.  Unfortunately, all my pentium DYADs have
1139  * no local APIC, so I can't do this
1140  *
1141  * This function is currently a placeholder and is unused in the code */
1142 fastcall void 
1143 smp_apic_timer_interrupt(struct pt_regs *regs)
1144 {
1145         struct pt_regs *old_regs = set_irq_regs(regs);
1146         wrapper_smp_local_timer_interrupt();
1147         set_irq_regs(old_regs);
1148 }
1149
1150 /* All of the QUAD interrupt GATES */
1151 fastcall void
1152 smp_qic_timer_interrupt(struct pt_regs *regs)
1153 {
1154         struct pt_regs *old_regs = set_irq_regs(regs);
1155         ack_QIC_CPI(QIC_TIMER_CPI);
1156         wrapper_smp_local_timer_interrupt();
1157         set_irq_regs(old_regs);
1158 }
1159
1160 fastcall void
1161 smp_qic_invalidate_interrupt(struct pt_regs *regs)
1162 {
1163         ack_QIC_CPI(QIC_INVALIDATE_CPI);
1164         smp_invalidate_interrupt();
1165 }
1166
1167 fastcall void
1168 smp_qic_reschedule_interrupt(struct pt_regs *regs)
1169 {
1170         ack_QIC_CPI(QIC_RESCHEDULE_CPI);
1171         smp_reschedule_interrupt();
1172 }
1173
1174 fastcall void
1175 smp_qic_enable_irq_interrupt(struct pt_regs *regs)
1176 {
1177         ack_QIC_CPI(QIC_ENABLE_IRQ_CPI);
1178         smp_enable_irq_interrupt();
1179 }
1180
1181 fastcall void
1182 smp_qic_call_function_interrupt(struct pt_regs *regs)
1183 {
1184         ack_QIC_CPI(QIC_CALL_FUNCTION_CPI);
1185         smp_call_function_interrupt();
1186 }
1187
1188 fastcall void
1189 smp_vic_cpi_interrupt(struct pt_regs *regs)
1190 {
1191         struct pt_regs *old_regs = set_irq_regs(regs);
1192         __u8 cpu = smp_processor_id();
1193
1194         if(is_cpu_quad())
1195                 ack_QIC_CPI(VIC_CPI_LEVEL0);
1196         else
1197                 ack_VIC_CPI(VIC_CPI_LEVEL0);
1198
1199         if(test_and_clear_bit(VIC_TIMER_CPI, &vic_cpi_mailbox[cpu]))
1200                 wrapper_smp_local_timer_interrupt();
1201         if(test_and_clear_bit(VIC_INVALIDATE_CPI, &vic_cpi_mailbox[cpu]))
1202                 smp_invalidate_interrupt();
1203         if(test_and_clear_bit(VIC_RESCHEDULE_CPI, &vic_cpi_mailbox[cpu]))
1204                 smp_reschedule_interrupt();
1205         if(test_and_clear_bit(VIC_ENABLE_IRQ_CPI, &vic_cpi_mailbox[cpu]))
1206                 smp_enable_irq_interrupt();
1207         if(test_and_clear_bit(VIC_CALL_FUNCTION_CPI, &vic_cpi_mailbox[cpu]))
1208                 smp_call_function_interrupt();
1209         set_irq_regs(old_regs);
1210 }
1211
1212 static void
1213 do_flush_tlb_all(void* info)
1214 {
1215         unsigned long cpu = smp_processor_id();
1216
1217         __flush_tlb_all();
1218         if (per_cpu(cpu_tlbstate, cpu).state == TLBSTATE_LAZY)
1219                 leave_mm(cpu);
1220 }
1221
1222
1223 /* flush the TLB of every active CPU in the system */
1224 void
1225 flush_tlb_all(void)
1226 {
1227         on_each_cpu(do_flush_tlb_all, 0, 1, 1);
1228 }
1229
1230 /* used to set up the trampoline for other CPUs when the memory manager
1231  * is sorted out */
1232 void __init
1233 smp_alloc_memory(void)
1234 {
1235         trampoline_base = (__u32)alloc_bootmem_low_pages(PAGE_SIZE);
1236         if(__pa(trampoline_base) >= 0x93000)
1237                 BUG();
1238 }
1239
1240 /* send a reschedule CPI to one CPU by physical CPU number*/
1241 void
1242 smp_send_reschedule(int cpu)
1243 {
1244         send_one_CPI(cpu, VIC_RESCHEDULE_CPI);
1245 }
1246
1247
1248 int
1249 hard_smp_processor_id(void)
1250 {
1251         __u8 i;
1252         __u8 cpumask = inb(VIC_PROC_WHO_AM_I);
1253         if((cpumask & QUAD_IDENTIFIER) == QUAD_IDENTIFIER)
1254                 return cpumask & 0x1F;
1255
1256         for(i = 0; i < 8; i++) {
1257                 if(cpumask & (1<<i))
1258                         return i;
1259         }
1260         printk("** WARNING ** Illegal cpuid returned by VIC: %d", cpumask);
1261         return 0;
1262 }
1263
1264 int
1265 safe_smp_processor_id(void)
1266 {
1267         return hard_smp_processor_id();
1268 }
1269
1270 /* broadcast a halt to all other CPUs */
1271 void
1272 smp_send_stop(void)
1273 {
1274         smp_call_function(smp_stop_cpu_function, NULL, 1, 1);
1275 }
1276
1277 /* this function is triggered in time.c when a clock tick fires
1278  * we need to re-broadcast the tick to all CPUs */
1279 void
1280 smp_vic_timer_interrupt(void)
1281 {
1282         send_CPI_allbutself(VIC_TIMER_CPI);
1283         smp_local_timer_interrupt();
1284 }
1285
1286 /* local (per CPU) timer interrupt.  It does both profiling and
1287  * process statistics/rescheduling.
1288  *
1289  * We do profiling in every local tick, statistics/rescheduling
1290  * happen only every 'profiling multiplier' ticks. The default
1291  * multiplier is 1 and it can be changed by writing the new multiplier
1292  * value into /proc/profile.
1293  */
1294 void
1295 smp_local_timer_interrupt(void)
1296 {
1297         int cpu = smp_processor_id();
1298         long weight;
1299
1300         profile_tick(CPU_PROFILING);
1301         if (--per_cpu(prof_counter, cpu) <= 0) {
1302                 /*
1303                  * The multiplier may have changed since the last time we got
1304                  * to this point as a result of the user writing to
1305                  * /proc/profile. In this case we need to adjust the APIC
1306                  * timer accordingly.
1307                  *
1308                  * Interrupts are already masked off at this point.
1309                  */
1310                 per_cpu(prof_counter,cpu) = per_cpu(prof_multiplier, cpu);
1311                 if (per_cpu(prof_counter, cpu) !=
1312                                         per_cpu(prof_old_multiplier, cpu)) {
1313                         /* FIXME: need to update the vic timer tick here */
1314                         per_cpu(prof_old_multiplier, cpu) =
1315                                                 per_cpu(prof_counter, cpu);
1316                 }
1317
1318                 update_process_times(user_mode_vm(get_irq_regs()));
1319         }
1320
1321         if( ((1<<cpu) & voyager_extended_vic_processors) == 0)
1322                 /* only extended VIC processors participate in
1323                  * interrupt distribution */
1324                 return;
1325
1326         /*
1327          * We take the 'long' return path, and there every subsystem
1328          * grabs the apropriate locks (kernel lock/ irq lock).
1329          *
1330          * we might want to decouple profiling from the 'long path',
1331          * and do the profiling totally in assembly.
1332          *
1333          * Currently this isn't too much of an issue (performance wise),
1334          * we can take more than 100K local irqs per second on a 100 MHz P5.
1335          */
1336
1337         if((++vic_tick[cpu] & 0x7) != 0)
1338                 return;
1339         /* get here every 16 ticks (about every 1/6 of a second) */
1340
1341         /* Change our priority to give someone else a chance at getting
1342          * the IRQ. The algorithm goes like this:
1343          *
1344          * In the VIC, the dynamically routed interrupt is always
1345          * handled by the lowest priority eligible (i.e. receiving
1346          * interrupts) CPU.  If >1 eligible CPUs are equal lowest, the
1347          * lowest processor number gets it.
1348          *
1349          * The priority of a CPU is controlled by a special per-CPU
1350          * VIC priority register which is 3 bits wide 0 being lowest
1351          * and 7 highest priority..
1352          *
1353          * Therefore we subtract the average number of interrupts from
1354          * the number we've fielded.  If this number is negative, we
1355          * lower the activity count and if it is positive, we raise
1356          * it.
1357          *
1358          * I'm afraid this still leads to odd looking interrupt counts:
1359          * the totals are all roughly equal, but the individual ones
1360          * look rather skewed.
1361          *
1362          * FIXME: This algorithm is total crap when mixed with SMP
1363          * affinity code since we now try to even up the interrupt
1364          * counts when an affinity binding is keeping them on a
1365          * particular CPU*/
1366         weight = (vic_intr_count[cpu]*voyager_extended_cpus
1367                   - vic_intr_total) >> 4;
1368         weight += 4;
1369         if(weight > 7)
1370                 weight = 7;
1371         if(weight < 0)
1372                 weight = 0;
1373         
1374         outb((__u8)weight, VIC_PRIORITY_REGISTER);
1375
1376 #ifdef VOYAGER_DEBUG
1377         if((vic_tick[cpu] & 0xFFF) == 0) {
1378                 /* print this message roughly every 25 secs */
1379                 printk("VOYAGER SMP: vic_tick[%d] = %lu, weight = %ld\n",
1380                        cpu, vic_tick[cpu], weight);
1381         }
1382 #endif
1383 }
1384
1385 /* setup the profiling timer */
1386 int 
1387 setup_profiling_timer(unsigned int multiplier)
1388 {
1389         int i;
1390
1391         if ( (!multiplier))
1392                 return -EINVAL;
1393
1394         /* 
1395          * Set the new multiplier for each CPU. CPUs don't start using the
1396          * new values until the next timer interrupt in which they do process
1397          * accounting.
1398          */
1399         for (i = 0; i < NR_CPUS; ++i)
1400                 per_cpu(prof_multiplier, i) = multiplier;
1401
1402         return 0;
1403 }
1404
1405 /* This is a bit of a mess, but forced on us by the genirq changes
1406  * there's no genirq handler that really does what voyager wants
1407  * so hack it up with the simple IRQ handler */
1408 static void fastcall
1409 handle_vic_irq(unsigned int irq, struct irq_desc *desc)
1410 {
1411         before_handle_vic_irq(irq);
1412         handle_simple_irq(irq, desc);
1413         after_handle_vic_irq(irq);
1414 }
1415
1416
1417 /*  The CPIs are handled in the per cpu 8259s, so they must be
1418  *  enabled to be received: FIX: enabling the CPIs in the early
1419  *  boot sequence interferes with bug checking; enable them later
1420  *  on in smp_init */
1421 #define VIC_SET_GATE(cpi, vector) \
1422         set_intr_gate((cpi) + VIC_DEFAULT_CPI_BASE, (vector))
1423 #define QIC_SET_GATE(cpi, vector) \
1424         set_intr_gate((cpi) + QIC_DEFAULT_CPI_BASE, (vector))
1425
1426 void __init
1427 smp_intr_init(void)
1428 {
1429         int i;
1430
1431         /* initialize the per cpu irq mask to all disabled */
1432         for(i = 0; i < NR_CPUS; i++)
1433                 vic_irq_mask[i] = 0xFFFF;
1434
1435         VIC_SET_GATE(VIC_CPI_LEVEL0, vic_cpi_interrupt);
1436
1437         VIC_SET_GATE(VIC_SYS_INT, vic_sys_interrupt);
1438         VIC_SET_GATE(VIC_CMN_INT, vic_cmn_interrupt);
1439
1440         QIC_SET_GATE(QIC_TIMER_CPI, qic_timer_interrupt);
1441         QIC_SET_GATE(QIC_INVALIDATE_CPI, qic_invalidate_interrupt);
1442         QIC_SET_GATE(QIC_RESCHEDULE_CPI, qic_reschedule_interrupt);
1443         QIC_SET_GATE(QIC_ENABLE_IRQ_CPI, qic_enable_irq_interrupt);
1444         QIC_SET_GATE(QIC_CALL_FUNCTION_CPI, qic_call_function_interrupt);
1445         
1446
1447         /* now put the VIC descriptor into the first 48 IRQs 
1448          *
1449          * This is for later: first 16 correspond to PC IRQs; next 16
1450          * are Primary MC IRQs and final 16 are Secondary MC IRQs */
1451         for(i = 0; i < 48; i++)
1452                 set_irq_chip_and_handler(i, &vic_chip, handle_vic_irq);
1453 }
1454
1455 /* send a CPI at level cpi to a set of cpus in cpuset (set 1 bit per
1456  * processor to receive CPI */
1457 static void
1458 send_CPI(__u32 cpuset, __u8 cpi)
1459 {
1460         int cpu;
1461         __u32 quad_cpuset = (cpuset & voyager_quad_processors);
1462
1463         if(cpi < VIC_START_FAKE_CPI) {
1464                 /* fake CPI are only used for booting, so send to the 
1465                  * extended quads as well---Quads must be VIC booted */
1466                 outb((__u8)(cpuset), VIC_CPI_Registers[cpi]);
1467                 return;
1468         }
1469         if(quad_cpuset)
1470                 send_QIC_CPI(quad_cpuset, cpi);
1471         cpuset &= ~quad_cpuset;
1472         cpuset &= 0xff;         /* only first 8 CPUs vaild for VIC CPI */
1473         if(cpuset == 0)
1474                 return;
1475         for_each_online_cpu(cpu) {
1476                 if(cpuset & (1<<cpu))
1477                         set_bit(cpi, &vic_cpi_mailbox[cpu]);
1478         }
1479         if(cpuset)
1480                 outb((__u8)cpuset, VIC_CPI_Registers[VIC_CPI_LEVEL0]);
1481 }
1482
1483 /* Acknowledge receipt of CPI in the QIC, clear in QIC hardware and
1484  * set the cache line to shared by reading it.
1485  *
1486  * DON'T make this inline otherwise the cache line read will be
1487  * optimised away
1488  * */
1489 static int
1490 ack_QIC_CPI(__u8 cpi) {
1491         __u8 cpu = hard_smp_processor_id();
1492
1493         cpi &= 7;
1494
1495         outb(1<<cpi, QIC_INTERRUPT_CLEAR1);
1496         return voyager_quad_cpi_addr[cpu]->qic_cpi[cpi].cpi;
1497 }
1498
1499 static void
1500 ack_special_QIC_CPI(__u8 cpi)
1501 {
1502         switch(cpi) {
1503         case VIC_CMN_INT:
1504                 outb(QIC_CMN_INT, QIC_INTERRUPT_CLEAR0);
1505                 break;
1506         case VIC_SYS_INT:
1507                 outb(QIC_SYS_INT, QIC_INTERRUPT_CLEAR0);
1508                 break;
1509         }
1510         /* also clear at the VIC, just in case (nop for non-extended proc) */
1511         ack_VIC_CPI(cpi);
1512 }
1513
1514 /* Acknowledge receipt of CPI in the VIC (essentially an EOI) */
1515 static void
1516 ack_VIC_CPI(__u8 cpi)
1517 {
1518 #ifdef VOYAGER_DEBUG
1519         unsigned long flags;
1520         __u16 isr;
1521         __u8 cpu = smp_processor_id();
1522
1523         local_irq_save(flags);
1524         isr = vic_read_isr();
1525         if((isr & (1<<(cpi &7))) == 0) {
1526                 printk("VOYAGER SMP: CPU%d lost CPI%d\n", cpu, cpi);
1527         }
1528 #endif
1529         /* send specific EOI; the two system interrupts have
1530          * bit 4 set for a separate vector but behave as the
1531          * corresponding 3 bit intr */
1532         outb_p(0x60|(cpi & 7),0x20);
1533
1534 #ifdef VOYAGER_DEBUG
1535         if((vic_read_isr() & (1<<(cpi &7))) != 0) {
1536                 printk("VOYAGER SMP: CPU%d still asserting CPI%d\n", cpu, cpi);
1537         }
1538         local_irq_restore(flags);
1539 #endif
1540 }
1541
1542 /* cribbed with thanks from irq.c */
1543 #define __byte(x,y)     (((unsigned char *)&(y))[x])
1544 #define cached_21(cpu)  (__byte(0,vic_irq_mask[cpu]))
1545 #define cached_A1(cpu)  (__byte(1,vic_irq_mask[cpu]))
1546
1547 static unsigned int
1548 startup_vic_irq(unsigned int irq)
1549 {
1550         unmask_vic_irq(irq);
1551
1552         return 0;
1553 }
1554
1555 /* The enable and disable routines.  This is where we run into
1556  * conflicting architectural philosophy.  Fundamentally, the voyager
1557  * architecture does not expect to have to disable interrupts globally
1558  * (the IRQ controllers belong to each CPU).  The processor masquerade
1559  * which is used to start the system shouldn't be used in a running OS
1560  * since it will cause great confusion if two separate CPUs drive to
1561  * the same IRQ controller (I know, I've tried it).
1562  *
1563  * The solution is a variant on the NCR lazy SPL design:
1564  *
1565  * 1) To disable an interrupt, do nothing (other than set the
1566  *    IRQ_DISABLED flag).  This dares the interrupt actually to arrive.
1567  *
1568  * 2) If the interrupt dares to come in, raise the local mask against
1569  *    it (this will result in all the CPU masks being raised
1570  *    eventually).
1571  *
1572  * 3) To enable the interrupt, lower the mask on the local CPU and
1573  *    broadcast an Interrupt enable CPI which causes all other CPUs to
1574  *    adjust their masks accordingly.  */
1575
1576 static void
1577 unmask_vic_irq(unsigned int irq)
1578 {
1579         /* linux doesn't to processor-irq affinity, so enable on
1580          * all CPUs we know about */
1581         int cpu = smp_processor_id(), real_cpu;
1582         __u16 mask = (1<<irq);
1583         __u32 processorList = 0;
1584         unsigned long flags;
1585
1586         VDEBUG(("VOYAGER: unmask_vic_irq(%d) CPU%d affinity 0x%lx\n",
1587                 irq, cpu, cpu_irq_affinity[cpu]));
1588         spin_lock_irqsave(&vic_irq_lock, flags);
1589         for_each_online_cpu(real_cpu) {
1590                 if(!(voyager_extended_vic_processors & (1<<real_cpu)))
1591                         continue;
1592                 if(!(cpu_irq_affinity[real_cpu] & mask)) {
1593                         /* irq has no affinity for this CPU, ignore */
1594                         continue;
1595                 }
1596                 if(real_cpu == cpu) {
1597                         enable_local_vic_irq(irq);
1598                 }
1599                 else if(vic_irq_mask[real_cpu] & mask) {
1600                         vic_irq_enable_mask[real_cpu] |= mask;
1601                         processorList |= (1<<real_cpu);
1602                 }
1603         }
1604         spin_unlock_irqrestore(&vic_irq_lock, flags);
1605         if(processorList)
1606                 send_CPI(processorList, VIC_ENABLE_IRQ_CPI);
1607 }
1608
1609 static void
1610 mask_vic_irq(unsigned int irq)
1611 {
1612         /* lazy disable, do nothing */
1613 }
1614
1615 static void
1616 enable_local_vic_irq(unsigned int irq)
1617 {
1618         __u8 cpu = smp_processor_id();
1619         __u16 mask = ~(1 << irq);
1620         __u16 old_mask = vic_irq_mask[cpu];
1621
1622         vic_irq_mask[cpu] &= mask;
1623         if(vic_irq_mask[cpu] == old_mask)
1624                 return;
1625
1626         VDEBUG(("VOYAGER DEBUG: Enabling irq %d in hardware on CPU %d\n",
1627                 irq, cpu));
1628
1629         if (irq & 8) {
1630                 outb_p(cached_A1(cpu),0xA1);
1631                 (void)inb_p(0xA1);
1632         }
1633         else {
1634                 outb_p(cached_21(cpu),0x21);
1635                 (void)inb_p(0x21);
1636         }
1637 }
1638
1639 static void
1640 disable_local_vic_irq(unsigned int irq)
1641 {
1642         __u8 cpu = smp_processor_id();
1643         __u16 mask = (1 << irq);
1644         __u16 old_mask = vic_irq_mask[cpu];
1645
1646         if(irq == 7)
1647                 return;
1648
1649         vic_irq_mask[cpu] |= mask;
1650         if(old_mask == vic_irq_mask[cpu])
1651                 return;
1652
1653         VDEBUG(("VOYAGER DEBUG: Disabling irq %d in hardware on CPU %d\n",
1654                 irq, cpu));
1655
1656         if (irq & 8) {
1657                 outb_p(cached_A1(cpu),0xA1);
1658                 (void)inb_p(0xA1);
1659         }
1660         else {
1661                 outb_p(cached_21(cpu),0x21);
1662                 (void)inb_p(0x21);
1663         }
1664 }
1665
1666 /* The VIC is level triggered, so the ack can only be issued after the
1667  * interrupt completes.  However, we do Voyager lazy interrupt
1668  * handling here: It is an extremely expensive operation to mask an
1669  * interrupt in the vic, so we merely set a flag (IRQ_DISABLED).  If
1670  * this interrupt actually comes in, then we mask and ack here to push
1671  * the interrupt off to another CPU */
1672 static void
1673 before_handle_vic_irq(unsigned int irq)
1674 {
1675         irq_desc_t *desc = irq_desc + irq;
1676         __u8 cpu = smp_processor_id();
1677
1678         _raw_spin_lock(&vic_irq_lock);
1679         vic_intr_total++;
1680         vic_intr_count[cpu]++;
1681
1682         if(!(cpu_irq_affinity[cpu] & (1<<irq))) {
1683                 /* The irq is not in our affinity mask, push it off
1684                  * onto another CPU */
1685                 VDEBUG(("VOYAGER DEBUG: affinity triggered disable of irq %d on cpu %d\n",
1686                         irq, cpu));
1687                 disable_local_vic_irq(irq);
1688                 /* set IRQ_INPROGRESS to prevent the handler in irq.c from
1689                  * actually calling the interrupt routine */
1690                 desc->status |= IRQ_REPLAY | IRQ_INPROGRESS;
1691         } else if(desc->status & IRQ_DISABLED) {
1692                 /* Damn, the interrupt actually arrived, do the lazy
1693                  * disable thing. The interrupt routine in irq.c will
1694                  * not handle a IRQ_DISABLED interrupt, so nothing more
1695                  * need be done here */
1696                 VDEBUG(("VOYAGER DEBUG: lazy disable of irq %d on CPU %d\n",
1697                         irq, cpu));
1698                 disable_local_vic_irq(irq);
1699                 desc->status |= IRQ_REPLAY;
1700         } else {
1701                 desc->status &= ~IRQ_REPLAY;
1702         }
1703
1704         _raw_spin_unlock(&vic_irq_lock);
1705 }
1706
1707 /* Finish the VIC interrupt: basically mask */
1708 static void
1709 after_handle_vic_irq(unsigned int irq)
1710 {
1711         irq_desc_t *desc = irq_desc + irq;
1712
1713         _raw_spin_lock(&vic_irq_lock);
1714         {
1715                 unsigned int status = desc->status & ~IRQ_INPROGRESS;
1716 #ifdef VOYAGER_DEBUG
1717                 __u16 isr;
1718 #endif
1719
1720                 desc->status = status;
1721                 if ((status & IRQ_DISABLED))
1722                         disable_local_vic_irq(irq);
1723 #ifdef VOYAGER_DEBUG
1724                 /* DEBUG: before we ack, check what's in progress */
1725                 isr = vic_read_isr();
1726                 if((isr & (1<<irq) && !(status & IRQ_REPLAY)) == 0) {
1727                         int i;
1728                         __u8 cpu = smp_processor_id();
1729                         __u8 real_cpu;
1730                         int mask; /* Um... initialize me??? --RR */
1731
1732                         printk("VOYAGER SMP: CPU%d lost interrupt %d\n",
1733                                cpu, irq);
1734                         for_each_possible_cpu(real_cpu, mask) {
1735
1736                                 outb(VIC_CPU_MASQUERADE_ENABLE | real_cpu,
1737                                      VIC_PROCESSOR_ID);
1738                                 isr = vic_read_isr();
1739                                 if(isr & (1<<irq)) {
1740                                         printk("VOYAGER SMP: CPU%d ack irq %d\n",
1741                                                real_cpu, irq);
1742                                         ack_vic_irq(irq);
1743                                 }
1744                                 outb(cpu, VIC_PROCESSOR_ID);
1745                         }
1746                 }
1747 #endif /* VOYAGER_DEBUG */
1748                 /* as soon as we ack, the interrupt is eligible for
1749                  * receipt by another CPU so everything must be in
1750                  * order here  */
1751                 ack_vic_irq(irq);
1752                 if(status & IRQ_REPLAY) {
1753                         /* replay is set if we disable the interrupt
1754                          * in the before_handle_vic_irq() routine, so
1755                          * clear the in progress bit here to allow the
1756                          * next CPU to handle this correctly */
1757                         desc->status &= ~(IRQ_REPLAY | IRQ_INPROGRESS);
1758                 }
1759 #ifdef VOYAGER_DEBUG
1760                 isr = vic_read_isr();
1761                 if((isr & (1<<irq)) != 0)
1762                         printk("VOYAGER SMP: after_handle_vic_irq() after ack irq=%d, isr=0x%x\n",
1763                                irq, isr);
1764 #endif /* VOYAGER_DEBUG */
1765         }
1766         _raw_spin_unlock(&vic_irq_lock);
1767
1768         /* All code after this point is out of the main path - the IRQ
1769          * may be intercepted by another CPU if reasserted */
1770 }
1771
1772
1773 /* Linux processor - interrupt affinity manipulations.
1774  *
1775  * For each processor, we maintain a 32 bit irq affinity mask.
1776  * Initially it is set to all 1's so every processor accepts every
1777  * interrupt.  In this call, we change the processor's affinity mask:
1778  *
1779  * Change from enable to disable:
1780  *
1781  * If the interrupt ever comes in to the processor, we will disable it
1782  * and ack it to push it off to another CPU, so just accept the mask here.
1783  *
1784  * Change from disable to enable:
1785  *
1786  * change the mask and then do an interrupt enable CPI to re-enable on
1787  * the selected processors */
1788
1789 void
1790 set_vic_irq_affinity(unsigned int irq, cpumask_t mask)
1791 {
1792         /* Only extended processors handle interrupts */
1793         unsigned long real_mask;
1794         unsigned long irq_mask = 1 << irq;
1795         int cpu;
1796
1797         real_mask = cpus_addr(mask)[0] & voyager_extended_vic_processors;
1798         
1799         if(cpus_addr(mask)[0] == 0)
1800                 /* can't have no cpu's to accept the interrupt -- extremely
1801                  * bad things will happen */
1802                 return;
1803
1804         if(irq == 0)
1805                 /* can't change the affinity of the timer IRQ.  This
1806                  * is due to the constraint in the voyager
1807                  * architecture that the CPI also comes in on and IRQ
1808                  * line and we have chosen IRQ0 for this.  If you
1809                  * raise the mask on this interrupt, the processor
1810                  * will no-longer be able to accept VIC CPIs */
1811                 return;
1812
1813         if(irq >= 32) 
1814                 /* You can only have 32 interrupts in a voyager system
1815                  * (and 32 only if you have a secondary microchannel
1816                  * bus) */
1817                 return;
1818
1819         for_each_online_cpu(cpu) {
1820                 unsigned long cpu_mask = 1 << cpu;
1821                 
1822                 if(cpu_mask & real_mask) {
1823                         /* enable the interrupt for this cpu */
1824                         cpu_irq_affinity[cpu] |= irq_mask;
1825                 } else {
1826                         /* disable the interrupt for this cpu */
1827                         cpu_irq_affinity[cpu] &= ~irq_mask;
1828                 }
1829         }
1830         /* this is magic, we now have the correct affinity maps, so
1831          * enable the interrupt.  This will send an enable CPI to
1832          * those cpu's who need to enable it in their local masks,
1833          * causing them to correct for the new affinity . If the
1834          * interrupt is currently globally disabled, it will simply be
1835          * disabled again as it comes in (voyager lazy disable).  If
1836          * the affinity map is tightened to disable the interrupt on a
1837          * cpu, it will be pushed off when it comes in */
1838         unmask_vic_irq(irq);
1839 }
1840
1841 static void
1842 ack_vic_irq(unsigned int irq)
1843 {
1844         if (irq & 8) {
1845                 outb(0x62,0x20);        /* Specific EOI to cascade */
1846                 outb(0x60|(irq & 7),0xA0);
1847         } else {
1848                 outb(0x60 | (irq & 7),0x20);
1849         }
1850 }
1851
1852 /* enable the CPIs.  In the VIC, the CPIs are delivered by the 8259
1853  * but are not vectored by it.  This means that the 8259 mask must be
1854  * lowered to receive them */
1855 static __init void
1856 vic_enable_cpi(void)
1857 {
1858         __u8 cpu = smp_processor_id();
1859         
1860         /* just take a copy of the current mask (nop for boot cpu) */
1861         vic_irq_mask[cpu] = vic_irq_mask[boot_cpu_id];
1862
1863         enable_local_vic_irq(VIC_CPI_LEVEL0);
1864         enable_local_vic_irq(VIC_CPI_LEVEL1);
1865         /* for sys int and cmn int */
1866         enable_local_vic_irq(7);
1867
1868         if(is_cpu_quad()) {
1869                 outb(QIC_DEFAULT_MASK0, QIC_MASK_REGISTER0);
1870                 outb(QIC_CPI_ENABLE, QIC_MASK_REGISTER1);
1871                 VDEBUG(("VOYAGER SMP: QIC ENABLE CPI: CPU%d: MASK 0x%x\n",
1872                         cpu, QIC_CPI_ENABLE));
1873         }
1874
1875         VDEBUG(("VOYAGER SMP: ENABLE CPI: CPU%d: MASK 0x%x\n",
1876                 cpu, vic_irq_mask[cpu]));
1877 }
1878
1879 void
1880 voyager_smp_dump()
1881 {
1882         int old_cpu = smp_processor_id(), cpu;
1883
1884         /* dump the interrupt masks of each processor */
1885         for_each_online_cpu(cpu) {
1886                 __u16 imr, isr, irr;
1887                 unsigned long flags;
1888
1889                 local_irq_save(flags);
1890                 outb(VIC_CPU_MASQUERADE_ENABLE | cpu, VIC_PROCESSOR_ID);
1891                 imr = (inb(0xa1) << 8) | inb(0x21);
1892                 outb(0x0a, 0xa0);
1893                 irr = inb(0xa0) << 8;
1894                 outb(0x0a, 0x20);
1895                 irr |= inb(0x20);
1896                 outb(0x0b, 0xa0);
1897                 isr = inb(0xa0) << 8;
1898                 outb(0x0b, 0x20);
1899                 isr |= inb(0x20);
1900                 outb(old_cpu, VIC_PROCESSOR_ID);
1901                 local_irq_restore(flags);
1902                 printk("\tCPU%d: mask=0x%x, IMR=0x%x, IRR=0x%x, ISR=0x%x\n",
1903                        cpu, vic_irq_mask[cpu], imr, irr, isr);
1904 #if 0
1905                 /* These lines are put in to try to unstick an un ack'd irq */
1906                 if(isr != 0) {
1907                         int irq;
1908                         for(irq=0; irq<16; irq++) {
1909                                 if(isr & (1<<irq)) {
1910                                         printk("\tCPU%d: ack irq %d\n",
1911                                                cpu, irq);
1912                                         local_irq_save(flags);
1913                                         outb(VIC_CPU_MASQUERADE_ENABLE | cpu,
1914                                              VIC_PROCESSOR_ID);
1915                                         ack_vic_irq(irq);
1916                                         outb(old_cpu, VIC_PROCESSOR_ID);
1917                                         local_irq_restore(flags);
1918                                 }
1919                         }
1920                 }
1921 #endif
1922         }
1923 }
1924
1925 void
1926 smp_voyager_power_off(void *dummy)
1927 {
1928         if(smp_processor_id() == boot_cpu_id) 
1929                 voyager_power_off();
1930         else
1931                 smp_stop_cpu_function(NULL);
1932 }
1933
1934 void __init
1935 smp_prepare_cpus(unsigned int max_cpus)
1936 {
1937         /* FIXME: ignore max_cpus for now */
1938         smp_boot_cpus();
1939 }
1940
1941 void __devinit smp_prepare_boot_cpu(void)
1942 {
1943         cpu_set(smp_processor_id(), cpu_online_map);
1944         cpu_set(smp_processor_id(), cpu_callout_map);
1945         cpu_set(smp_processor_id(), cpu_possible_map);
1946         cpu_set(smp_processor_id(), cpu_present_map);
1947 }
1948
1949 int __devinit
1950 __cpu_up(unsigned int cpu)
1951 {
1952         /* This only works at boot for x86.  See "rewrite" above. */
1953         if (cpu_isset(cpu, smp_commenced_mask))
1954                 return -ENOSYS;
1955
1956         /* In case one didn't come up */
1957         if (!cpu_isset(cpu, cpu_callin_map))
1958                 return -EIO;
1959         /* Unleash the CPU! */
1960         cpu_set(cpu, smp_commenced_mask);
1961         while (!cpu_isset(cpu, cpu_online_map))
1962                 mb();
1963         return 0;
1964 }
1965
1966 void __init 
1967 smp_cpus_done(unsigned int max_cpus)
1968 {
1969         zap_low_mappings();
1970 }
1971
1972 void __init
1973 smp_setup_processor_id(void)
1974 {
1975         current_thread_info()->cpu = hard_smp_processor_id();
1976         write_pda(cpu_number, hard_smp_processor_id());
1977 }