Merge branch 'for-linus' of git://codeaurora.org/quic/kernel/davidb/linux-msm
[linux-3.10.git] / arch / arm / plat-omap / include / plat / usb.h
1 // include/asm-arm/mach-omap/usb.h
2
3 #ifndef __ASM_ARCH_OMAP_USB_H
4 #define __ASM_ARCH_OMAP_USB_H
5
6 #include <linux/usb/musb.h>
7 #include <plat/board.h>
8
9 #define OMAP3_HS_USB_PORTS      3
10
11 enum usbhs_omap_port_mode {
12         OMAP_USBHS_PORT_MODE_UNUSED,
13         OMAP_EHCI_PORT_MODE_PHY,
14         OMAP_EHCI_PORT_MODE_TLL,
15         OMAP_EHCI_PORT_MODE_HSIC,
16         OMAP_OHCI_PORT_MODE_PHY_6PIN_DATSE0,
17         OMAP_OHCI_PORT_MODE_PHY_6PIN_DPDM,
18         OMAP_OHCI_PORT_MODE_PHY_3PIN_DATSE0,
19         OMAP_OHCI_PORT_MODE_PHY_4PIN_DPDM,
20         OMAP_OHCI_PORT_MODE_TLL_6PIN_DATSE0,
21         OMAP_OHCI_PORT_MODE_TLL_6PIN_DPDM,
22         OMAP_OHCI_PORT_MODE_TLL_3PIN_DATSE0,
23         OMAP_OHCI_PORT_MODE_TLL_4PIN_DPDM,
24         OMAP_OHCI_PORT_MODE_TLL_2PIN_DATSE0,
25         OMAP_OHCI_PORT_MODE_TLL_2PIN_DPDM
26 };
27
28 struct usbhs_omap_board_data {
29         enum usbhs_omap_port_mode       port_mode[OMAP3_HS_USB_PORTS];
30
31         /* have to be valid if phy_reset is true and portx is in phy mode */
32         int     reset_gpio_port[OMAP3_HS_USB_PORTS];
33
34         /* Set this to true for ES2.x silicon */
35         unsigned                        es2_compatibility:1;
36
37         unsigned                        phy_reset:1;
38
39         /*
40          * Regulators for USB PHYs.
41          * Each PHY can have a separate regulator.
42          */
43         struct regulator                *regulator[OMAP3_HS_USB_PORTS];
44 };
45
46 struct ehci_hcd_omap_platform_data {
47         enum usbhs_omap_port_mode       port_mode[OMAP3_HS_USB_PORTS];
48         int                             reset_gpio_port[OMAP3_HS_USB_PORTS];
49         struct regulator                *regulator[OMAP3_HS_USB_PORTS];
50         unsigned                        phy_reset:1;
51 };
52
53 struct ohci_hcd_omap_platform_data {
54         enum usbhs_omap_port_mode       port_mode[OMAP3_HS_USB_PORTS];
55         unsigned                        es2_compatibility:1;
56 };
57
58 struct usbhs_omap_platform_data {
59         enum usbhs_omap_port_mode               port_mode[OMAP3_HS_USB_PORTS];
60
61         struct ehci_hcd_omap_platform_data      *ehci_data;
62         struct ohci_hcd_omap_platform_data      *ohci_data;
63 };
64 /*-------------------------------------------------------------------------*/
65
66 #define OMAP1_OTG_BASE                  0xfffb0400
67 #define OMAP1_UDC_BASE                  0xfffb4000
68 #define OMAP1_OHCI_BASE                 0xfffba000
69
70 #define OMAP2_OHCI_BASE                 0x4805e000
71 #define OMAP2_UDC_BASE                  0x4805e200
72 #define OMAP2_OTG_BASE                  0x4805e300
73
74 #ifdef CONFIG_ARCH_OMAP1
75
76 #define OTG_BASE                        OMAP1_OTG_BASE
77 #define UDC_BASE                        OMAP1_UDC_BASE
78 #define OMAP_OHCI_BASE                  OMAP1_OHCI_BASE
79
80 #else
81
82 #define OTG_BASE                        OMAP2_OTG_BASE
83 #define UDC_BASE                        OMAP2_UDC_BASE
84 #define OMAP_OHCI_BASE                  OMAP2_OHCI_BASE
85
86 struct omap_musb_board_data {
87         u8      interface_type;
88         u8      mode;
89         u16     power;
90         unsigned extvbus:1;
91         void    (*set_phy_power)(u8 on);
92         void    (*clear_irq)(void);
93         void    (*set_mode)(u8 mode);
94         void    (*reset)(void);
95 };
96
97 enum musb_interface    {MUSB_INTERFACE_ULPI, MUSB_INTERFACE_UTMI};
98
99 extern void usb_musb_init(struct omap_musb_board_data *board_data);
100
101 extern void usbhs_init(const struct usbhs_omap_board_data *pdata);
102
103 extern int omap_usbhs_enable(struct device *dev);
104 extern void omap_usbhs_disable(struct device *dev);
105
106 extern int omap4430_phy_power(struct device *dev, int ID, int on);
107 extern int omap4430_phy_set_clk(struct device *dev, int on);
108 extern int omap4430_phy_init(struct device *dev);
109 extern int omap4430_phy_exit(struct device *dev);
110 extern int omap4430_phy_suspend(struct device *dev, int suspend);
111 #endif
112
113 /*
114  * FIXME correct answer depends on hmc_mode,
115  * as does (on omap1) any nonzero value for config->otg port number
116  */
117 #ifdef  CONFIG_USB_GADGET_OMAP
118 #define is_usb0_device(config)  1
119 #else
120 #define is_usb0_device(config)  0
121 #endif
122
123 void omap_otg_init(struct omap_usb_config *config);
124
125 #if defined(CONFIG_USB) || defined(CONFIG_USB_MODULE)
126 void omap1_usb_init(struct omap_usb_config *pdata);
127 #else
128 static inline void omap1_usb_init(struct omap_usb_config *pdata)
129 {
130 }
131 #endif
132
133 #if defined(CONFIG_ARCH_OMAP_OTG) || defined(CONFIG_ARCH_OMAP_OTG_MODULE)
134 void omap2_usbfs_init(struct omap_usb_config *pdata);
135 #else
136 static inline void omap2_usbfs_init(struct omap_usb_config *pdata)
137 {
138 }
139 #endif
140
141 /*-------------------------------------------------------------------------*/
142
143 /*
144  * OTG and transceiver registers, for OMAPs starting with ARM926
145  */
146 #define OTG_REV                         (OTG_BASE + 0x00)
147 #define OTG_SYSCON_1                    (OTG_BASE + 0x04)
148 #       define   USB2_TRX_MODE(w)       (((w)>>24)&0x07)
149 #       define   USB1_TRX_MODE(w)       (((w)>>20)&0x07)
150 #       define   USB0_TRX_MODE(w)       (((w)>>16)&0x07)
151 #       define   OTG_IDLE_EN            (1 << 15)
152 #       define   HST_IDLE_EN            (1 << 14)
153 #       define   DEV_IDLE_EN            (1 << 13)
154 #       define   OTG_RESET_DONE         (1 << 2)
155 #       define   OTG_SOFT_RESET         (1 << 1)
156 #define OTG_SYSCON_2                    (OTG_BASE + 0x08)
157 #       define   OTG_EN                 (1 << 31)
158 #       define   USBX_SYNCHRO           (1 << 30)
159 #       define   OTG_MST16              (1 << 29)
160 #       define   SRP_GPDATA             (1 << 28)
161 #       define   SRP_GPDVBUS            (1 << 27)
162 #       define   SRP_GPUVBUS(w)         (((w)>>24)&0x07)
163 #       define   A_WAIT_VRISE(w)        (((w)>>20)&0x07)
164 #       define   B_ASE_BRST(w)          (((w)>>16)&0x07)
165 #       define   SRP_DPW                (1 << 14)
166 #       define   SRP_DATA               (1 << 13)
167 #       define   SRP_VBUS               (1 << 12)
168 #       define   OTG_PADEN              (1 << 10)
169 #       define   HMC_PADEN              (1 << 9)
170 #       define   UHOST_EN               (1 << 8)
171 #       define   HMC_TLLSPEED           (1 << 7)
172 #       define   HMC_TLLATTACH          (1 << 6)
173 #       define   OTG_HMC(w)             (((w)>>0)&0x3f)
174 #define OTG_CTRL                        (OTG_BASE + 0x0c)
175 #       define   OTG_USB2_EN            (1 << 29)
176 #       define   OTG_USB2_DP            (1 << 28)
177 #       define   OTG_USB2_DM            (1 << 27)
178 #       define   OTG_USB1_EN            (1 << 26)
179 #       define   OTG_USB1_DP            (1 << 25)
180 #       define   OTG_USB1_DM            (1 << 24)
181 #       define   OTG_USB0_EN            (1 << 23)
182 #       define   OTG_USB0_DP            (1 << 22)
183 #       define   OTG_USB0_DM            (1 << 21)
184 #       define   OTG_ASESSVLD           (1 << 20)
185 #       define   OTG_BSESSEND           (1 << 19)
186 #       define   OTG_BSESSVLD           (1 << 18)
187 #       define   OTG_VBUSVLD            (1 << 17)
188 #       define   OTG_ID                 (1 << 16)
189 #       define   OTG_DRIVER_SEL         (1 << 15)
190 #       define   OTG_A_SETB_HNPEN       (1 << 12)
191 #       define   OTG_A_BUSREQ           (1 << 11)
192 #       define   OTG_B_HNPEN            (1 << 9)
193 #       define   OTG_B_BUSREQ           (1 << 8)
194 #       define   OTG_BUSDROP            (1 << 7)
195 #       define   OTG_PULLDOWN           (1 << 5)
196 #       define   OTG_PULLUP             (1 << 4)
197 #       define   OTG_DRV_VBUS           (1 << 3)
198 #       define   OTG_PD_VBUS            (1 << 2)
199 #       define   OTG_PU_VBUS            (1 << 1)
200 #       define   OTG_PU_ID              (1 << 0)
201 #define OTG_IRQ_EN                      (OTG_BASE + 0x10)       /* 16-bit */
202 #       define   DRIVER_SWITCH          (1 << 15)
203 #       define   A_VBUS_ERR             (1 << 13)
204 #       define   A_REQ_TMROUT           (1 << 12)
205 #       define   A_SRP_DETECT           (1 << 11)
206 #       define   B_HNP_FAIL             (1 << 10)
207 #       define   B_SRP_TMROUT           (1 << 9)
208 #       define   B_SRP_DONE             (1 << 8)
209 #       define   B_SRP_STARTED          (1 << 7)
210 #       define   OPRT_CHG               (1 << 0)
211 #define OTG_IRQ_SRC                     (OTG_BASE + 0x14)       /* 16-bit */
212         // same bits as in IRQ_EN
213 #define OTG_OUTCTRL                     (OTG_BASE + 0x18)       /* 16-bit */
214 #       define   OTGVPD                 (1 << 14)
215 #       define   OTGVPU                 (1 << 13)
216 #       define   OTGPUID                (1 << 12)
217 #       define   USB2VDR                (1 << 10)
218 #       define   USB2PDEN               (1 << 9)
219 #       define   USB2PUEN               (1 << 8)
220 #       define   USB1VDR                (1 << 6)
221 #       define   USB1PDEN               (1 << 5)
222 #       define   USB1PUEN               (1 << 4)
223 #       define   USB0VDR                (1 << 2)
224 #       define   USB0PDEN               (1 << 1)
225 #       define   USB0PUEN               (1 << 0)
226 #define OTG_TEST                        (OTG_BASE + 0x20)       /* 16-bit */
227 #define OTG_VENDOR_CODE                 (OTG_BASE + 0xfc)       /* 16-bit */
228
229 /*-------------------------------------------------------------------------*/
230
231 /* OMAP1 */
232 #define USB_TRANSCEIVER_CTRL            (0xfffe1000 + 0x0064)
233 #       define  CONF_USB2_UNI_R         (1 << 8)
234 #       define  CONF_USB1_UNI_R         (1 << 7)
235 #       define  CONF_USB_PORT0_R(x)     (((x)>>4)&0x7)
236 #       define  CONF_USB0_ISOLATE_R     (1 << 3)
237 #       define  CONF_USB_PWRDN_DM_R     (1 << 2)
238 #       define  CONF_USB_PWRDN_DP_R     (1 << 1)
239
240 /* OMAP2 */
241 #       define  USB_UNIDIR                      0x0
242 #       define  USB_UNIDIR_TLL                  0x1
243 #       define  USB_BIDIR                       0x2
244 #       define  USB_BIDIR_TLL                   0x3
245 #       define  USBTXWRMODEI(port, x)   ((x) << (22 - (port * 2)))
246 #       define  USBT2TLL5PI             (1 << 17)
247 #       define  USB0PUENACTLOI          (1 << 16)
248 #       define  USBSTANDBYCTRL          (1 << 15)
249 /* AM35x */
250 /* USB 2.0 PHY Control */
251 #define CONF2_PHY_GPIOMODE      (1 << 23)
252 #define CONF2_OTGMODE           (3 << 14)
253 #define CONF2_NO_OVERRIDE       (0 << 14)
254 #define CONF2_FORCE_HOST        (1 << 14)
255 #define CONF2_FORCE_DEVICE      (2 << 14)
256 #define CONF2_FORCE_HOST_VBUS_LOW (3 << 14)
257 #define CONF2_SESENDEN          (1 << 13)
258 #define CONF2_VBDTCTEN          (1 << 12)
259 #define CONF2_REFFREQ_24MHZ     (2 << 8)
260 #define CONF2_REFFREQ_26MHZ     (7 << 8)
261 #define CONF2_REFFREQ_13MHZ     (6 << 8)
262 #define CONF2_REFFREQ           (0xf << 8)
263 #define CONF2_PHYCLKGD          (1 << 7)
264 #define CONF2_VBUSSENSE         (1 << 6)
265 #define CONF2_PHY_PLLON         (1 << 5)
266 #define CONF2_RESET             (1 << 4)
267 #define CONF2_PHYPWRDN          (1 << 3)
268 #define CONF2_OTGPWRDN          (1 << 2)
269 #define CONF2_DATPOL            (1 << 1)
270
271 #if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_USB)
272 u32 omap1_usb0_init(unsigned nwires, unsigned is_device);
273 u32 omap1_usb1_init(unsigned nwires);
274 u32 omap1_usb2_init(unsigned nwires, unsigned alt_pingroup);
275 #else
276 static inline u32 omap1_usb0_init(unsigned nwires, unsigned is_device)
277 {
278         return 0;
279 }
280 static inline u32 omap1_usb1_init(unsigned nwires)
281 {
282         return 0;
283
284 }
285 static inline u32 omap1_usb2_init(unsigned nwires, unsigned alt_pingroup)
286 {
287         return 0;
288 }
289 #endif
290
291 #endif  /* __ASM_ARCH_OMAP_USB_H */