Merge branches 'devel-mux' and 'devel-misc' into omap-for-linus
[linux-3.10.git] / arch / arm / plat-omap / include / plat / usb.h
1 // include/asm-arm/mach-omap/usb.h
2
3 #ifndef __ASM_ARCH_OMAP_USB_H
4 #define __ASM_ARCH_OMAP_USB_H
5
6 #include <linux/usb/musb.h>
7 #include <plat/board.h>
8
9 #define OMAP3_HS_USB_PORTS      3
10 enum ehci_hcd_omap_mode {
11         EHCI_HCD_OMAP_MODE_UNKNOWN,
12         EHCI_HCD_OMAP_MODE_PHY,
13         EHCI_HCD_OMAP_MODE_TLL,
14         EHCI_HCD_OMAP_MODE_HSIC,
15 };
16
17 enum ohci_omap3_port_mode {
18         OMAP_OHCI_PORT_MODE_UNUSED,
19         OMAP_OHCI_PORT_MODE_PHY_6PIN_DATSE0,
20         OMAP_OHCI_PORT_MODE_PHY_6PIN_DPDM,
21         OMAP_OHCI_PORT_MODE_PHY_3PIN_DATSE0,
22         OMAP_OHCI_PORT_MODE_PHY_4PIN_DPDM,
23         OMAP_OHCI_PORT_MODE_TLL_6PIN_DATSE0,
24         OMAP_OHCI_PORT_MODE_TLL_6PIN_DPDM,
25         OMAP_OHCI_PORT_MODE_TLL_3PIN_DATSE0,
26         OMAP_OHCI_PORT_MODE_TLL_4PIN_DPDM,
27         OMAP_OHCI_PORT_MODE_TLL_2PIN_DATSE0,
28         OMAP_OHCI_PORT_MODE_TLL_2PIN_DPDM,
29 };
30
31 struct ehci_hcd_omap_platform_data {
32         enum ehci_hcd_omap_mode         port_mode[OMAP3_HS_USB_PORTS];
33         unsigned                        phy_reset:1;
34
35         /* have to be valid if phy_reset is true and portx is in phy mode */
36         int     reset_gpio_port[OMAP3_HS_USB_PORTS];
37 };
38
39 struct ohci_hcd_omap_platform_data {
40         enum ohci_omap3_port_mode       port_mode[OMAP3_HS_USB_PORTS];
41
42         /* Set this to true for ES2.x silicon */
43         unsigned                        es2_compatibility:1;
44 };
45
46 /*-------------------------------------------------------------------------*/
47
48 #define OMAP1_OTG_BASE                  0xfffb0400
49 #define OMAP1_UDC_BASE                  0xfffb4000
50 #define OMAP1_OHCI_BASE                 0xfffba000
51
52 #define OMAP2_OHCI_BASE                 0x4805e000
53 #define OMAP2_UDC_BASE                  0x4805e200
54 #define OMAP2_OTG_BASE                  0x4805e300
55
56 #ifdef CONFIG_ARCH_OMAP1
57
58 #define OTG_BASE                        OMAP1_OTG_BASE
59 #define UDC_BASE                        OMAP1_UDC_BASE
60 #define OMAP_OHCI_BASE                  OMAP1_OHCI_BASE
61
62 #else
63
64 #define OTG_BASE                        OMAP2_OTG_BASE
65 #define UDC_BASE                        OMAP2_UDC_BASE
66 #define OMAP_OHCI_BASE                  OMAP2_OHCI_BASE
67
68 struct omap_musb_board_data {
69         u8      interface_type;
70         u8      mode;
71         u16     power;
72         unsigned extvbus:1;
73         void    (*set_phy_power)(u8 on);
74         void    (*clear_irq)(void);
75         void    (*set_mode)(u8 mode);
76         void    (*reset)(void);
77 };
78
79 enum musb_interface    {MUSB_INTERFACE_ULPI, MUSB_INTERFACE_UTMI};
80
81 extern void usb_musb_init(struct omap_musb_board_data *board_data);
82
83 extern void usb_ehci_init(const struct ehci_hcd_omap_platform_data *pdata);
84
85 extern void usb_ohci_init(const struct ohci_hcd_omap_platform_data *pdata);
86
87 extern int omap4430_phy_power(struct device *dev, int ID, int on);
88 extern int omap4430_phy_set_clk(struct device *dev, int on);
89 extern int omap4430_phy_init(struct device *dev);
90 extern int omap4430_phy_exit(struct device *dev);
91
92 #endif
93
94 extern void am35x_musb_reset(void);
95 extern void am35x_musb_phy_power(u8 on);
96 extern void am35x_musb_clear_irq(void);
97 extern void am35x_musb_set_mode(u8 musb_mode);
98
99 /*
100  * FIXME correct answer depends on hmc_mode,
101  * as does (on omap1) any nonzero value for config->otg port number
102  */
103 #ifdef  CONFIG_USB_GADGET_OMAP
104 #define is_usb0_device(config)  1
105 #else
106 #define is_usb0_device(config)  0
107 #endif
108
109 void omap_otg_init(struct omap_usb_config *config);
110
111 #if defined(CONFIG_USB) || defined(CONFIG_USB_MODULE)
112 void omap1_usb_init(struct omap_usb_config *pdata);
113 #else
114 static inline void omap1_usb_init(struct omap_usb_config *pdata)
115 {
116 }
117 #endif
118
119 #if defined(CONFIG_ARCH_OMAP_OTG) || defined(CONFIG_ARCH_OMAP_OTG_MODULE)
120 void omap2_usbfs_init(struct omap_usb_config *pdata);
121 #else
122 static inline void omap2_usbfs_init(struct omap_usb_config *pdata)
123 {
124 }
125 #endif
126
127 /*-------------------------------------------------------------------------*/
128
129 /*
130  * OTG and transceiver registers, for OMAPs starting with ARM926
131  */
132 #define OTG_REV                         (OTG_BASE + 0x00)
133 #define OTG_SYSCON_1                    (OTG_BASE + 0x04)
134 #       define   USB2_TRX_MODE(w)       (((w)>>24)&0x07)
135 #       define   USB1_TRX_MODE(w)       (((w)>>20)&0x07)
136 #       define   USB0_TRX_MODE(w)       (((w)>>16)&0x07)
137 #       define   OTG_IDLE_EN            (1 << 15)
138 #       define   HST_IDLE_EN            (1 << 14)
139 #       define   DEV_IDLE_EN            (1 << 13)
140 #       define   OTG_RESET_DONE         (1 << 2)
141 #       define   OTG_SOFT_RESET         (1 << 1)
142 #define OTG_SYSCON_2                    (OTG_BASE + 0x08)
143 #       define   OTG_EN                 (1 << 31)
144 #       define   USBX_SYNCHRO           (1 << 30)
145 #       define   OTG_MST16              (1 << 29)
146 #       define   SRP_GPDATA             (1 << 28)
147 #       define   SRP_GPDVBUS            (1 << 27)
148 #       define   SRP_GPUVBUS(w)         (((w)>>24)&0x07)
149 #       define   A_WAIT_VRISE(w)        (((w)>>20)&0x07)
150 #       define   B_ASE_BRST(w)          (((w)>>16)&0x07)
151 #       define   SRP_DPW                (1 << 14)
152 #       define   SRP_DATA               (1 << 13)
153 #       define   SRP_VBUS               (1 << 12)
154 #       define   OTG_PADEN              (1 << 10)
155 #       define   HMC_PADEN              (1 << 9)
156 #       define   UHOST_EN               (1 << 8)
157 #       define   HMC_TLLSPEED           (1 << 7)
158 #       define   HMC_TLLATTACH          (1 << 6)
159 #       define   OTG_HMC(w)             (((w)>>0)&0x3f)
160 #define OTG_CTRL                        (OTG_BASE + 0x0c)
161 #       define   OTG_USB2_EN            (1 << 29)
162 #       define   OTG_USB2_DP            (1 << 28)
163 #       define   OTG_USB2_DM            (1 << 27)
164 #       define   OTG_USB1_EN            (1 << 26)
165 #       define   OTG_USB1_DP            (1 << 25)
166 #       define   OTG_USB1_DM            (1 << 24)
167 #       define   OTG_USB0_EN            (1 << 23)
168 #       define   OTG_USB0_DP            (1 << 22)
169 #       define   OTG_USB0_DM            (1 << 21)
170 #       define   OTG_ASESSVLD           (1 << 20)
171 #       define   OTG_BSESSEND           (1 << 19)
172 #       define   OTG_BSESSVLD           (1 << 18)
173 #       define   OTG_VBUSVLD            (1 << 17)
174 #       define   OTG_ID                 (1 << 16)
175 #       define   OTG_DRIVER_SEL         (1 << 15)
176 #       define   OTG_A_SETB_HNPEN       (1 << 12)
177 #       define   OTG_A_BUSREQ           (1 << 11)
178 #       define   OTG_B_HNPEN            (1 << 9)
179 #       define   OTG_B_BUSREQ           (1 << 8)
180 #       define   OTG_BUSDROP            (1 << 7)
181 #       define   OTG_PULLDOWN           (1 << 5)
182 #       define   OTG_PULLUP             (1 << 4)
183 #       define   OTG_DRV_VBUS           (1 << 3)
184 #       define   OTG_PD_VBUS            (1 << 2)
185 #       define   OTG_PU_VBUS            (1 << 1)
186 #       define   OTG_PU_ID              (1 << 0)
187 #define OTG_IRQ_EN                      (OTG_BASE + 0x10)       /* 16-bit */
188 #       define   DRIVER_SWITCH          (1 << 15)
189 #       define   A_VBUS_ERR             (1 << 13)
190 #       define   A_REQ_TMROUT           (1 << 12)
191 #       define   A_SRP_DETECT           (1 << 11)
192 #       define   B_HNP_FAIL             (1 << 10)
193 #       define   B_SRP_TMROUT           (1 << 9)
194 #       define   B_SRP_DONE             (1 << 8)
195 #       define   B_SRP_STARTED          (1 << 7)
196 #       define   OPRT_CHG               (1 << 0)
197 #define OTG_IRQ_SRC                     (OTG_BASE + 0x14)       /* 16-bit */
198         // same bits as in IRQ_EN
199 #define OTG_OUTCTRL                     (OTG_BASE + 0x18)       /* 16-bit */
200 #       define   OTGVPD                 (1 << 14)
201 #       define   OTGVPU                 (1 << 13)
202 #       define   OTGPUID                (1 << 12)
203 #       define   USB2VDR                (1 << 10)
204 #       define   USB2PDEN               (1 << 9)
205 #       define   USB2PUEN               (1 << 8)
206 #       define   USB1VDR                (1 << 6)
207 #       define   USB1PDEN               (1 << 5)
208 #       define   USB1PUEN               (1 << 4)
209 #       define   USB0VDR                (1 << 2)
210 #       define   USB0PDEN               (1 << 1)
211 #       define   USB0PUEN               (1 << 0)
212 #define OTG_TEST                        (OTG_BASE + 0x20)       /* 16-bit */
213 #define OTG_VENDOR_CODE                 (OTG_BASE + 0xfc)       /* 16-bit */
214
215 /*-------------------------------------------------------------------------*/
216
217 /* OMAP1 */
218 #define USB_TRANSCEIVER_CTRL            (0xfffe1000 + 0x0064)
219 #       define  CONF_USB2_UNI_R         (1 << 8)
220 #       define  CONF_USB1_UNI_R         (1 << 7)
221 #       define  CONF_USB_PORT0_R(x)     (((x)>>4)&0x7)
222 #       define  CONF_USB0_ISOLATE_R     (1 << 3)
223 #       define  CONF_USB_PWRDN_DM_R     (1 << 2)
224 #       define  CONF_USB_PWRDN_DP_R     (1 << 1)
225
226 /* OMAP2 */
227 #       define  USB_UNIDIR                      0x0
228 #       define  USB_UNIDIR_TLL                  0x1
229 #       define  USB_BIDIR                       0x2
230 #       define  USB_BIDIR_TLL                   0x3
231 #       define  USBTXWRMODEI(port, x)   ((x) << (22 - (port * 2)))
232 #       define  USBT2TLL5PI             (1 << 17)
233 #       define  USB0PUENACTLOI          (1 << 16)
234 #       define  USBSTANDBYCTRL          (1 << 15)
235 /* AM35x */
236 /* USB 2.0 PHY Control */
237 #define CONF2_PHY_GPIOMODE      (1 << 23)
238 #define CONF2_OTGMODE           (3 << 14)
239 #define CONF2_NO_OVERRIDE       (0 << 14)
240 #define CONF2_FORCE_HOST        (1 << 14)
241 #define CONF2_FORCE_DEVICE      (2 << 14)
242 #define CONF2_FORCE_HOST_VBUS_LOW (3 << 14)
243 #define CONF2_SESENDEN          (1 << 13)
244 #define CONF2_VBDTCTEN          (1 << 12)
245 #define CONF2_REFFREQ_24MHZ     (2 << 8)
246 #define CONF2_REFFREQ_26MHZ     (7 << 8)
247 #define CONF2_REFFREQ_13MHZ     (6 << 8)
248 #define CONF2_REFFREQ           (0xf << 8)
249 #define CONF2_PHYCLKGD          (1 << 7)
250 #define CONF2_VBUSSENSE         (1 << 6)
251 #define CONF2_PHY_PLLON         (1 << 5)
252 #define CONF2_RESET             (1 << 4)
253 #define CONF2_PHYPWRDN          (1 << 3)
254 #define CONF2_OTGPWRDN          (1 << 2)
255 #define CONF2_DATPOL            (1 << 1)
256
257 #if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_USB)
258 u32 omap1_usb0_init(unsigned nwires, unsigned is_device);
259 u32 omap1_usb1_init(unsigned nwires);
260 u32 omap1_usb2_init(unsigned nwires, unsigned alt_pingroup);
261 #else
262 static inline u32 omap1_usb0_init(unsigned nwires, unsigned is_device)
263 {
264         return 0;
265 }
266 static inline u32 omap1_usb1_init(unsigned nwires)
267 {
268         return 0;
269
270 }
271 static inline u32 omap1_usb2_init(unsigned nwires, unsigned alt_pingroup)
272 {
273         return 0;
274 }
275 #endif
276
277 #endif  /* __ASM_ARCH_OMAP_USB_H */