Remove obsolete #include <linux/config.h>
[linux-3.10.git] / arch / arm / mm / proc-arm922.S
1 /*
2  *  linux/arch/arm/mm/proc-arm922.S: MMU functions for ARM922
3  *
4  *  Copyright (C) 1999,2000 ARM Limited
5  *  Copyright (C) 2000 Deep Blue Solutions Ltd.
6  *  Copyright (C) 2001 Altera Corporation
7  *  hacked for non-paged-MM by Hyok S. Choi, 2003.
8  *
9  * This program is free software; you can redistribute it and/or modify
10  * it under the terms of the GNU General Public License as published by
11  * the Free Software Foundation; either version 2 of the License, or
12  * (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
22  *
23  *
24  * These are the low level assembler for performing cache and TLB
25  * functions on the arm922.
26  *
27  *  CONFIG_CPU_ARM922_CPU_IDLE -> nohlt
28  */
29 #include <linux/linkage.h>
30 #include <linux/init.h>
31 #include <asm/assembler.h>
32 #include <asm/pgtable-hwdef.h>
33 #include <asm/pgtable.h>
34 #include <asm/procinfo.h>
35 #include <asm/page.h>
36 #include <asm/ptrace.h>
37 #include "proc-macros.S"
38
39 /*
40  * The size of one data cache line.
41  */
42 #define CACHE_DLINESIZE 32
43
44 /*
45  * The number of data cache segments.
46  */
47 #define CACHE_DSEGMENTS 4
48
49 /*
50  * The number of lines in a cache segment.
51  */
52 #define CACHE_DENTRIES  64
53
54 /*
55  * This is the size at which it becomes more efficient to
56  * clean the whole cache, rather than using the individual
57  * cache line maintainence instructions.  (I think this should
58  * be 32768).
59  */
60 #define CACHE_DLIMIT    8192
61
62
63         .text
64 /*
65  * cpu_arm922_proc_init()
66  */
67 ENTRY(cpu_arm922_proc_init)
68         mov     pc, lr
69
70 /*
71  * cpu_arm922_proc_fin()
72  */
73 ENTRY(cpu_arm922_proc_fin)
74         stmfd   sp!, {lr}
75         mov     ip, #PSR_F_BIT | PSR_I_BIT | SVC_MODE
76         msr     cpsr_c, ip
77 #ifndef CONFIG_CPU_DCACHE_WRITETHROUGH
78         bl      arm922_flush_kern_cache_all
79 #else
80         bl      v4wt_flush_kern_cache_all
81 #endif
82         mrc     p15, 0, r0, c1, c0, 0           @ ctrl register
83         bic     r0, r0, #0x1000                 @ ...i............
84         bic     r0, r0, #0x000e                 @ ............wca.
85         mcr     p15, 0, r0, c1, c0, 0           @ disable caches
86         ldmfd   sp!, {pc}
87
88 /*
89  * cpu_arm922_reset(loc)
90  *
91  * Perform a soft reset of the system.  Put the CPU into the
92  * same state as it would be if it had been reset, and branch
93  * to what would be the reset vector.
94  *
95  * loc: location to jump to for soft reset
96  */
97         .align  5
98 ENTRY(cpu_arm922_reset)
99         mov     ip, #0
100         mcr     p15, 0, ip, c7, c7, 0           @ invalidate I,D caches
101         mcr     p15, 0, ip, c7, c10, 4          @ drain WB
102 #ifdef CONFIG_MMU
103         mcr     p15, 0, ip, c8, c7, 0           @ invalidate I & D TLBs
104 #endif
105         mrc     p15, 0, ip, c1, c0, 0           @ ctrl register
106         bic     ip, ip, #0x000f                 @ ............wcam
107         bic     ip, ip, #0x1100                 @ ...i...s........
108         mcr     p15, 0, ip, c1, c0, 0           @ ctrl register
109         mov     pc, r0
110
111 /*
112  * cpu_arm922_do_idle()
113  */
114         .align  5
115 ENTRY(cpu_arm922_do_idle)
116         mcr     p15, 0, r0, c7, c0, 4           @ Wait for interrupt
117         mov     pc, lr
118
119
120 #ifndef CONFIG_CPU_DCACHE_WRITETHROUGH
121
122 /*
123  *      flush_user_cache_all()
124  *
125  *      Clean and invalidate all cache entries in a particular
126  *      address space.
127  */
128 ENTRY(arm922_flush_user_cache_all)
129         /* FALLTHROUGH */
130
131 /*
132  *      flush_kern_cache_all()
133  *
134  *      Clean and invalidate the entire cache.
135  */
136 ENTRY(arm922_flush_kern_cache_all)
137         mov     r2, #VM_EXEC
138         mov     ip, #0
139 __flush_whole_cache:
140         mov     r1, #(CACHE_DSEGMENTS - 1) << 5 @ 8 segments
141 1:      orr     r3, r1, #(CACHE_DENTRIES - 1) << 26 @ 64 entries
142 2:      mcr     p15, 0, r3, c7, c14, 2          @ clean+invalidate D index
143         subs    r3, r3, #1 << 26
144         bcs     2b                              @ entries 63 to 0
145         subs    r1, r1, #1 << 5
146         bcs     1b                              @ segments 7 to 0
147         tst     r2, #VM_EXEC
148         mcrne   p15, 0, ip, c7, c5, 0           @ invalidate I cache
149         mcrne   p15, 0, ip, c7, c10, 4          @ drain WB
150         mov     pc, lr
151
152 /*
153  *      flush_user_cache_range(start, end, flags)
154  *
155  *      Clean and invalidate a range of cache entries in the
156  *      specified address range.
157  *
158  *      - start - start address (inclusive)
159  *      - end   - end address (exclusive)
160  *      - flags - vm_flags describing address space
161  */
162 ENTRY(arm922_flush_user_cache_range)
163         mov     ip, #0
164         sub     r3, r1, r0                      @ calculate total size
165         cmp     r3, #CACHE_DLIMIT
166         bhs     __flush_whole_cache
167
168 1:      mcr     p15, 0, r0, c7, c14, 1          @ clean+invalidate D entry
169         tst     r2, #VM_EXEC
170         mcrne   p15, 0, r0, c7, c5, 1           @ invalidate I entry
171         add     r0, r0, #CACHE_DLINESIZE
172         cmp     r0, r1
173         blo     1b
174         tst     r2, #VM_EXEC
175         mcrne   p15, 0, ip, c7, c10, 4          @ drain WB
176         mov     pc, lr
177
178 /*
179  *      coherent_kern_range(start, end)
180  *
181  *      Ensure coherency between the Icache and the Dcache in the
182  *      region described by start, end.  If you have non-snooping
183  *      Harvard caches, you need to implement this function.
184  *
185  *      - start - virtual start address
186  *      - end   - virtual end address
187  */
188 ENTRY(arm922_coherent_kern_range)
189         /* FALLTHROUGH */
190
191 /*
192  *      coherent_user_range(start, end)
193  *
194  *      Ensure coherency between the Icache and the Dcache in the
195  *      region described by start, end.  If you have non-snooping
196  *      Harvard caches, you need to implement this function.
197  *
198  *      - start - virtual start address
199  *      - end   - virtual end address
200  */
201 ENTRY(arm922_coherent_user_range)
202         bic     r0, r0, #CACHE_DLINESIZE - 1
203 1:      mcr     p15, 0, r0, c7, c10, 1          @ clean D entry
204         mcr     p15, 0, r0, c7, c5, 1           @ invalidate I entry
205         add     r0, r0, #CACHE_DLINESIZE
206         cmp     r0, r1
207         blo     1b
208         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
209         mov     pc, lr
210
211 /*
212  *      flush_kern_dcache_page(void *page)
213  *
214  *      Ensure no D cache aliasing occurs, either with itself or
215  *      the I cache
216  *
217  *      - addr  - page aligned address
218  */
219 ENTRY(arm922_flush_kern_dcache_page)
220         add     r1, r0, #PAGE_SZ
221 1:      mcr     p15, 0, r0, c7, c14, 1          @ clean+invalidate D entry
222         add     r0, r0, #CACHE_DLINESIZE
223         cmp     r0, r1
224         blo     1b
225         mov     r0, #0
226         mcr     p15, 0, r0, c7, c5, 0           @ invalidate I cache
227         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
228         mov     pc, lr
229
230 /*
231  *      dma_inv_range(start, end)
232  *
233  *      Invalidate (discard) the specified virtual address range.
234  *      May not write back any entries.  If 'start' or 'end'
235  *      are not cache line aligned, those lines must be written
236  *      back.
237  *
238  *      - start - virtual start address
239  *      - end   - virtual end address
240  *
241  * (same as v4wb)
242  */
243 ENTRY(arm922_dma_inv_range)
244         tst     r0, #CACHE_DLINESIZE - 1
245         bic     r0, r0, #CACHE_DLINESIZE - 1
246         mcrne   p15, 0, r0, c7, c10, 1          @ clean D entry
247         tst     r1, #CACHE_DLINESIZE - 1
248         mcrne   p15, 0, r1, c7, c10, 1          @ clean D entry
249 1:      mcr     p15, 0, r0, c7, c6, 1           @ invalidate D entry
250         add     r0, r0, #CACHE_DLINESIZE
251         cmp     r0, r1
252         blo     1b
253         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
254         mov     pc, lr
255
256 /*
257  *      dma_clean_range(start, end)
258  *
259  *      Clean the specified virtual address range.
260  *
261  *      - start - virtual start address
262  *      - end   - virtual end address
263  *
264  * (same as v4wb)
265  */
266 ENTRY(arm922_dma_clean_range)
267         bic     r0, r0, #CACHE_DLINESIZE - 1
268 1:      mcr     p15, 0, r0, c7, c10, 1          @ clean D entry
269         add     r0, r0, #CACHE_DLINESIZE
270         cmp     r0, r1
271         blo     1b
272         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
273         mov     pc, lr
274
275 /*
276  *      dma_flush_range(start, end)
277  *
278  *      Clean and invalidate the specified virtual address range.
279  *
280  *      - start - virtual start address
281  *      - end   - virtual end address
282  */
283 ENTRY(arm922_dma_flush_range)
284         bic     r0, r0, #CACHE_DLINESIZE - 1
285 1:      mcr     p15, 0, r0, c7, c14, 1          @ clean+invalidate D entry
286         add     r0, r0, #CACHE_DLINESIZE
287         cmp     r0, r1
288         blo     1b
289         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
290         mov     pc, lr
291
292 ENTRY(arm922_cache_fns)
293         .long   arm922_flush_kern_cache_all
294         .long   arm922_flush_user_cache_all
295         .long   arm922_flush_user_cache_range
296         .long   arm922_coherent_kern_range
297         .long   arm922_coherent_user_range
298         .long   arm922_flush_kern_dcache_page
299         .long   arm922_dma_inv_range
300         .long   arm922_dma_clean_range
301         .long   arm922_dma_flush_range
302
303 #endif
304
305
306 ENTRY(cpu_arm922_dcache_clean_area)
307 #ifndef CONFIG_CPU_DCACHE_WRITETHROUGH
308 1:      mcr     p15, 0, r0, c7, c10, 1          @ clean D entry
309         add     r0, r0, #CACHE_DLINESIZE
310         subs    r1, r1, #CACHE_DLINESIZE
311         bhi     1b
312 #endif
313         mov     pc, lr
314
315 /* =============================== PageTable ============================== */
316
317 /*
318  * cpu_arm922_switch_mm(pgd)
319  *
320  * Set the translation base pointer to be as described by pgd.
321  *
322  * pgd: new page tables
323  */
324         .align  5
325 ENTRY(cpu_arm922_switch_mm)
326 #ifdef CONFIG_MMU
327         mov     ip, #0
328 #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
329         mcr     p15, 0, ip, c7, c6, 0           @ invalidate D cache
330 #else
331 @ && 'Clean & Invalidate whole DCache'
332 @ && Re-written to use Index Ops.
333 @ && Uses registers r1, r3 and ip
334
335         mov     r1, #(CACHE_DSEGMENTS - 1) << 5 @ 4 segments
336 1:      orr     r3, r1, #(CACHE_DENTRIES - 1) << 26 @ 64 entries
337 2:      mcr     p15, 0, r3, c7, c14, 2          @ clean & invalidate D index
338         subs    r3, r3, #1 << 26
339         bcs     2b                              @ entries 63 to 0
340         subs    r1, r1, #1 << 5
341         bcs     1b                              @ segments 7 to 0
342 #endif
343         mcr     p15, 0, ip, c7, c5, 0           @ invalidate I cache
344         mcr     p15, 0, ip, c7, c10, 4          @ drain WB
345         mcr     p15, 0, r0, c2, c0, 0           @ load page table pointer
346         mcr     p15, 0, ip, c8, c7, 0           @ invalidate I & D TLBs
347 #endif
348         mov     pc, lr
349
350 /*
351  * cpu_arm922_set_pte(ptep, pte)
352  *
353  * Set a PTE and flush it out
354  */
355         .align  5
356 ENTRY(cpu_arm922_set_pte)
357 #ifdef CONFIG_MMU
358         str     r1, [r0], #-2048                @ linux version
359
360         eor     r1, r1, #L_PTE_PRESENT | L_PTE_YOUNG | L_PTE_WRITE | L_PTE_DIRTY
361
362         bic     r2, r1, #PTE_SMALL_AP_MASK
363         bic     r2, r2, #PTE_TYPE_MASK
364         orr     r2, r2, #PTE_TYPE_SMALL
365
366         tst     r1, #L_PTE_USER                 @ User?
367         orrne   r2, r2, #PTE_SMALL_AP_URO_SRW
368
369         tst     r1, #L_PTE_WRITE | L_PTE_DIRTY  @ Write and Dirty?
370         orreq   r2, r2, #PTE_SMALL_AP_UNO_SRW
371
372         tst     r1, #L_PTE_PRESENT | L_PTE_YOUNG        @ Present and Young?
373         movne   r2, #0
374
375 #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
376         eor     r3, r2, #0x0a                   @ C & small page?
377         tst     r3, #0x0b
378         biceq   r2, r2, #4
379 #endif
380         str     r2, [r0]                        @ hardware version
381         mov     r0, r0
382         mcr     p15, 0, r0, c7, c10, 1          @ clean D entry
383         mcr     p15, 0, r0, c7, c10, 4          @ drain WB
384 #endif /* CONFIG_MMU */
385         mov     pc, lr
386
387         __INIT
388
389         .type   __arm922_setup, #function
390 __arm922_setup:
391         mov     r0, #0
392         mcr     p15, 0, r0, c7, c7              @ invalidate I,D caches on v4
393         mcr     p15, 0, r0, c7, c10, 4          @ drain write buffer on v4
394 #ifdef CONFIG_MMU
395         mcr     p15, 0, r0, c8, c7              @ invalidate I,D TLBs on v4
396 #endif
397         mrc     p15, 0, r0, c1, c0              @ get control register v4
398         ldr     r5, arm922_cr1_clear
399         bic     r0, r0, r5
400         ldr     r5, arm922_cr1_set
401         orr     r0, r0, r5
402         mov     pc, lr
403         .size   __arm922_setup, . - __arm922_setup
404
405         /*
406          *  R
407          * .RVI ZFRS BLDP WCAM
408          * ..11 0001 ..11 0101
409          * 
410          */
411         .type   arm922_cr1_clear, #object
412         .type   arm922_cr1_set, #object
413 arm922_cr1_clear:
414         .word   0x3f3f
415 arm922_cr1_set:
416         .word   0x3135
417
418         __INITDATA
419
420 /*
421  * Purpose : Function pointers used to access above functions - all calls
422  *           come through these
423  */
424         .type   arm922_processor_functions, #object
425 arm922_processor_functions:
426         .word   v4t_early_abort
427         .word   cpu_arm922_proc_init
428         .word   cpu_arm922_proc_fin
429         .word   cpu_arm922_reset
430         .word   cpu_arm922_do_idle
431         .word   cpu_arm922_dcache_clean_area
432         .word   cpu_arm922_switch_mm
433         .word   cpu_arm922_set_pte
434         .size   arm922_processor_functions, . - arm922_processor_functions
435
436         .section ".rodata"
437
438         .type   cpu_arch_name, #object
439 cpu_arch_name:
440         .asciz  "armv4t"
441         .size   cpu_arch_name, . - cpu_arch_name
442
443         .type   cpu_elf_name, #object
444 cpu_elf_name:
445         .asciz  "v4"
446         .size   cpu_elf_name, . - cpu_elf_name
447
448         .type   cpu_arm922_name, #object
449 cpu_arm922_name:
450         .ascii  "ARM922T"
451 #ifndef CONFIG_CPU_ICACHE_DISABLE
452         .ascii  "i"
453 #endif
454 #ifndef CONFIG_CPU_DCACHE_DISABLE
455         .ascii  "d"
456 #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
457         .ascii  "(wt)"
458 #else
459         .ascii  "(wb)"
460 #endif
461 #endif
462         .ascii  "\0"
463         .size   cpu_arm922_name, . - cpu_arm922_name
464
465         .align
466
467         .section ".proc.info.init", #alloc, #execinstr
468
469         .type   __arm922_proc_info,#object
470 __arm922_proc_info:
471         .long   0x41009220
472         .long   0xff00fff0
473         .long   PMD_TYPE_SECT | \
474                 PMD_SECT_BUFFERABLE | \
475                 PMD_SECT_CACHEABLE | \
476                 PMD_BIT4 | \
477                 PMD_SECT_AP_WRITE | \
478                 PMD_SECT_AP_READ
479         b       __arm922_setup
480         .long   cpu_arch_name
481         .long   cpu_elf_name
482         .long   HWCAP_SWP | HWCAP_HALF | HWCAP_THUMB
483         .long   cpu_arm922_name
484         .long   arm922_processor_functions
485         .long   v4wbi_tlb_fns
486         .long   v4wb_user_fns
487 #ifndef CONFIG_CPU_DCACHE_WRITETHROUGH
488         .long   arm922_cache_fns
489 #else
490         .long   v4wt_cache_fns
491 #endif
492         .size   __arm922_proc_info, . - __arm922_proc_info