ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / wakeups-t14x.h
1 /*
2  * arch/arm/mach-tegra/wakeups-t14x.h
3  *
4  * Declarations of Tegra 14x LP0 wakeup sources
5  *
6  * Copyright (c) 2013, NVIDIA CORPORATION.  All rights reserved.
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms and conditions of the GNU General Public License,
10  * version 2, as published by the Free Software Foundation.
11  *
12  * This program is distributed in the hope it will be useful, but WITHOUT
13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
15  * more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
19  */
20
21 #ifndef __MACH_TEGRA_WAKEUPS_T14X_H
22 #define __MACH_TEGRA_WAKEUPS_T14X_H
23
24 #ifndef CONFIG_ARCH_TEGRA_14x_SOC
25 #error "Tegra 14x wakeup sources valid only for CONFIG_ARCH_TEGRA_14x_SOC"
26 #endif
27
28
29 /* Must align with tegra_gpio_wakes table in wakeups-t14x.c */
30 #define TEGRA_WAKE_GPIO_PL0             0                       /* wake0 */
31 #define TEGRA_WAKE_GPIO_PL2             1                       /* wake1 */
32 #define TEGRA_WAKE_GPIO_PM2             2                       /* wake2 */
33 #define TEGRA_WAKE_GPIO_PM4             4                       /* wake4 */
34 #define TEGRA_WAKE_GPIO_PM7             5                       /* wake5 */
35 #define TEGRA_WAKE_GPIO_PN1             6                       /* wake6 */
36 #define TEGRA_WAKE_GPIO_PO0             7                       /* wake7 */
37 #define TEGRA_WAKE_GPIO_PO1             8                       /* wake8 */
38 #define TEGRA_WAKE_GPIO_PO2             9                       /* wake9 */
39 #define TEGRA_WAKE_GPIO_PO3             11                      /* wake11 */
40 #define TEGRA_WAKE_GPIO_PO4             12                      /* wake12 */
41 #define TEGRA_WAKE_GPIO_PO5             14                      /* wake14 */
42 #define TEGRA_WAKE_GPIO_PO6             15                      /* wake15 */
43 #define TEGRA_WAKE_GPIO_PJ5             23                      /* wake23 */
44 #define TEGRA_WAKE_GPIO_PJ6             24                      /* wake24 */
45 #define TEGRA_WAKE_GPIO_PJ1             25                      /* wake25 */
46 #define TEGRA_WAKE_GPIO_PJ2             26                      /* wake26 */
47 #define TEGRA_WAKE_GPIO_PJ3             27                      /* wake27 */
48 #define TEGRA_WAKE_GPIO_PJ4             28                      /* wake28 */
49 #define TEGRA_WAKE_GPIO_PJ0             33                      /* wake33 */
50 #define TEGRA_WAKE_GPIO_PK2             34                      /* wake34 */
51 #define TEGRA_WAKE_GPIO_PI6             35                      /* wake35 */
52 #define TEGRA_WAKE_GPIO_PBB6    45                      /* wake45 */
53 #define TEGRA_WAKE_GPIO_PR7             49                      /* wake49 */
54 #define TEGRA_WAKE_GPIO_PR4             50                      /* wake50 */
55 #define TEGRA_WAKE_GPIO_PQ5             54                      /* wake54 */
56
57 #endif