8dd4deb72400fd8adb6869f9766e9b0ce5bb511d
[linux-3.10.git] / arch / arm / mach-tegra / timer-t3.c
1 /*
2  * arch/arch/mach-tegra/timer-t3.c
3  *
4  * Copyright (c) 2011-2012, NVIDIA Corporation.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful, but WITHOUT
12  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
13  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
14  * more details.
15  *
16  * You should have received a copy of the GNU General Public License along
17  * with this program; if not, write to the Free Software Foundation, Inc.,
18  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
19  */
20
21 #include <linux/init.h>
22 #include <linux/err.h>
23 #include <linux/sched.h>
24 #include <linux/time.h>
25 #include <linux/interrupt.h>
26 #include <linux/irq.h>
27 #include <linux/clockchips.h>
28 #include <linux/clocksource.h>
29 #include <linux/clk.h>
30 #include <linux/io.h>
31 #include <linux/smp.h>
32 #include <linux/syscore_ops.h>
33 #include <linux/cpu.h>
34 #include <linux/export.h>
35
36 #include <asm/mach/time.h>
37 #include <asm/localtimer.h>
38 #include <asm/sched_clock.h>
39 #include <asm/smp_plat.h>
40
41 #include <mach/iomap.h>
42 #include <mach/irqs.h>
43 #include <mach/hardware.h>
44
45 #include "board.h"
46 #include "clock.h"
47 #include "cpuidle.h"
48 #include "timer.h"
49 #include "fuse.h"
50
51 #define TEST_LP2_WAKE_TIMERS    0
52
53 /*
54  * Timers usage:
55  * TMR1 - used as general CPU timer.
56  * TMR2 - used by AVP.
57  * TMR3 - used by CPU0 for LP2 wakeup.
58  * TMR4 - used by CPU1 for LP2 wakeup.
59  * TMR5 - used by CPU2 for LP2 wakeup.
60  * TMR6 - used by CPU3 for LP2 wakeup.
61  * TMR7 - Free.
62  * TMR8 - Free.
63  * TMR9 - Free.
64  * TMR10 - used as source for watchdog controller 0.
65 */
66
67 #define TIMER1_OFFSET (TEGRA_TMR1_BASE-TEGRA_TMR1_BASE)
68 #define TIMER2_OFFSET (TEGRA_TMR2_BASE-TEGRA_TMR1_BASE)
69 #define TIMER3_OFFSET (TEGRA_TMR3_BASE-TEGRA_TMR1_BASE)
70 #define TIMER4_OFFSET (TEGRA_TMR4_BASE-TEGRA_TMR1_BASE)
71 #define TIMER5_OFFSET (TEGRA_TMR5_BASE-TEGRA_TMR1_BASE)
72 #define TIMER6_OFFSET (TEGRA_TMR6_BASE-TEGRA_TMR1_BASE)
73
74 static void __iomem *timer_reg_base = IO_ADDRESS(TEGRA_TMR1_BASE);
75
76 #if defined(CONFIG_PM_SLEEP)
77 static cpumask_t wake_timer_canceled;
78 static cpumask_t wake_timer_ready;
79 #endif
80
81 static inline void timer_writel(u32 value, unsigned long reg)
82 {
83         __raw_writel(value, timer_reg_base + (reg));
84 }
85
86 static inline unsigned int timer_readl(unsigned long reg)
87 {
88         return __raw_readl(timer_reg_base + (reg));
89 }
90
91 #ifdef CONFIG_PM_SLEEP
92 static u32 lp2_wake_timers[] = {
93         TIMER3_OFFSET,
94 #ifdef CONFIG_SMP
95         TIMER4_OFFSET,
96         TIMER5_OFFSET,
97         TIMER6_OFFSET,
98 #endif
99 };
100
101 static irqreturn_t tegra_lp2wake_interrupt(int irq, void *dev_id)
102 {
103         int cpu = (int)dev_id;
104         int base;
105
106         base = lp2_wake_timers[cpu];
107         timer_writel(1<<30, base + TIMER_PCR);
108         return IRQ_HANDLED;
109 }
110
111 #define LP2_TIMER_IRQ_ACTION(cpu, irqnum) {                     \
112         .name           = "tmr_lp2wake_cpu" __stringify(cpu),   \
113         .flags          = IRQF_DISABLED,                        \
114         .handler        = tegra_lp2wake_interrupt,              \
115         .dev_id         = (void*)cpu,                           \
116         .irq            = irqnum }
117
118 static struct irqaction tegra_lp2wake_irq[] = {
119         LP2_TIMER_IRQ_ACTION(0, INT_TMR3),
120 #ifdef CONFIG_SMP
121         LP2_TIMER_IRQ_ACTION(1, INT_TMR4),
122         LP2_TIMER_IRQ_ACTION(2, INT_TMR5),
123         LP2_TIMER_IRQ_ACTION(3, INT_TMR6),
124 #endif
125 };
126
127 /*
128  * To sanity test LP2 timer interrupts for CPU 0-3, enable this flag and check
129  * /proc/interrupts for timer interrupts. CPUs 0-3 should have one interrupt
130  * counted against them for tmr_lp2wake_cpu<n>, where <n> is the CPU number.
131  */
132 #if TEST_LP2_WAKE_TIMERS
133 static void test_lp2_wake_timer(unsigned int cpu)
134 {
135         unsigned long cycles = 50000;
136         unsigned int base = lp2_wake_timers[cpu];
137         static bool tested[4] = {false, false, false, false};
138
139         /* Don't repeat the test process on hotplug restart. */
140         if (!tested[cpu]) {
141                 timer_writel(0, base + TIMER_PTV);
142                 if (cycles) {
143                         u32 reg = 0x80000000ul | min(0x1ffffffful, cycles);
144                         timer_writel(reg, base + TIMER_PTV);
145                         tested[cpu] = true;
146                 }
147         }
148 }
149 #else
150 static inline void test_lp2_wake_timer(unsigned int cpu) {}
151 #endif
152
153 static int tegra3_resume_wake_timer(unsigned int cpu)
154 {
155 #ifdef CONFIG_SMP
156         int ret = irq_set_affinity(tegra_lp2wake_irq[cpu].irq, cpumask_of(cpu));
157         if (ret) {
158                 pr_err("Failed to set affinity for LP2 timer IRQ to "
159                         "CPU %d: irq=%d, ret=%d\n", cpu,
160                         tegra_lp2wake_irq[cpu].irq, ret);
161                 return ret;
162         }
163 #endif
164         cpumask_set_cpu(cpu, &wake_timer_ready);
165         return 0;
166 }
167
168 static void tegra3_register_wake_timer(unsigned int cpu)
169 {
170         int ret;
171
172         ret = setup_irq(tegra_lp2wake_irq[cpu].irq, &tegra_lp2wake_irq[cpu]);
173         if (ret) {
174                 pr_err("Failed to register LP2 timer IRQ for CPU %d: "
175                         "irq=%d, ret=%d\n", cpu,
176                         tegra_lp2wake_irq[cpu].irq, ret);
177                 goto fail;
178         }
179
180         ret = tegra3_resume_wake_timer(cpu);
181         if (ret)
182                 goto fail;
183
184         test_lp2_wake_timer(cpu);
185         return;
186 fail:
187         tegra_lp2_in_idle(false);
188 }
189
190 #if defined(CONFIG_PM_SLEEP) && defined(CONFIG_HOTPLUG_CPU)
191 static void tegra3_suspend_wake_timer(unsigned int cpu)
192 {
193         cpumask_clear_cpu(cpu, &wake_timer_ready);
194 #ifdef CONFIG_SMP
195         /* Reassign the affinity of the wake IRQ to CPU 0. */
196         (void)irq_set_affinity(tegra_lp2wake_irq[cpu].irq, cpumask_of(0));
197 #endif
198 }
199
200 static void tegra3_unregister_wake_timer(unsigned int cpu)
201 {
202         tegra3_suspend_wake_timer(cpu);
203
204         /* Dispose of this IRQ. */
205         remove_irq(tegra_lp2wake_irq[cpu].irq, &tegra_lp2wake_irq[cpu]);
206 }
207 #endif
208
209 void tegra3_lp2_set_trigger(unsigned long cycles)
210 {
211         int cpu = cpu_logical_map(smp_processor_id());
212         int base;
213
214         base = lp2_wake_timers[cpu];
215         timer_writel(0, base + TIMER_PTV);
216         if (cycles) {
217                 u32 reg = 0x80000000ul | min(0x1ffffffful, cycles);
218                 timer_writel(reg, base + TIMER_PTV);
219         }
220 }
221 EXPORT_SYMBOL(tegra3_lp2_set_trigger);
222
223 unsigned long tegra3_lp2_timer_remain(void)
224 {
225         int cpu = cpu_logical_map(smp_processor_id());
226
227         if (cpumask_test_and_clear_cpu(cpu, &wake_timer_canceled))
228                 return -ETIME;
229
230         return timer_readl(lp2_wake_timers[cpu] + TIMER_PCR) & 0x1ffffffful;
231 }
232
233 int tegra3_is_lp2_timer_ready(unsigned int cpu)
234 {
235         return cpumask_test_cpu(cpu, &wake_timer_ready);
236 }
237
238 void tegra3_lp2_timer_cancel_secondary(void)
239 {
240         int cpu;
241         int base;
242
243         for (cpu = 1; cpu < ARRAY_SIZE(lp2_wake_timers); cpu++) {
244                 base = lp2_wake_timers[cpu];
245                 cpumask_set_cpu(cpu, &wake_timer_canceled);
246                 timer_writel(0, base + TIMER_PTV);
247                 timer_writel(1<<30, base + TIMER_PCR);
248         }
249 }
250 #endif
251
252 void __init tegra30_init_timer(void)
253 {
254 #ifdef CONFIG_PM_SLEEP
255 #ifdef CONFIG_SMP
256         /* For T30.A01 use INT_TMR_SHARED instead of INT_TMR6 for CPU3. */
257         if ((tegra_get_chipid() == TEGRA_CHIPID_TEGRA3) &&
258                 (tegra_revision == TEGRA_REVISION_A01))
259                         tegra_lp2wake_irq[3].irq = INT_TMR_SHARED;
260 #endif
261
262         tegra3_register_wake_timer(0);
263 #endif
264 }
265
266 #if defined(CONFIG_PM_SLEEP) && defined(CONFIG_HOTPLUG_CPU)
267 static int hotplug_notify(struct notifier_block *self,
268                                       unsigned long action, void *cpu)
269 {
270         switch (action) {
271         case CPU_ONLINE:
272                 tegra3_register_wake_timer((unsigned int)cpu);
273                 break;
274         case CPU_ONLINE_FROZEN:
275                 tegra3_resume_wake_timer((unsigned int)cpu);
276                 break;
277         case CPU_DOWN_PREPARE:
278                 tegra3_unregister_wake_timer((unsigned int)cpu);
279                 break;
280         case CPU_DOWN_PREPARE_FROZEN:
281                 tegra3_suspend_wake_timer((unsigned int)cpu);
282                 break;
283         default:
284                 break;
285         }
286
287         return NOTIFY_OK;
288 }
289
290 static struct notifier_block __cpuinitdata hotplug_notifier_block = {
291         .notifier_call = hotplug_notify,
292 };
293
294 static int __init hotplug_cpu_register(void)
295 {
296         return register_cpu_notifier(&hotplug_notifier_block);
297 }
298 early_initcall(hotplug_cpu_register);
299 #endif