ARM: tegra12: set CPU rate to 2.2GHz for sku 0x87
[linux-3.10.git] / arch / arm / mach-tegra / tegra_emc.h
1 /*
2  * arch/arm/mach-tegra/tegra_emc.h
3  *
4  * Copyright (c) 2013, NVIDIA CORPORATION.  All rights reserved.
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; version 2 of the License.
9  *
10  * This program is distributed in the hope that it will be useful, but WITHOUT
11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13  * more details.
14  *
15  * You should have received a copy of the GNU General Public License along
16  * with this program; if not, write to the Free Software Foundation, Inc.,
17  * 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301, USA.
18  *
19  */
20
21 #ifndef _MACH_TEGRA_TEGRA_EMC_H
22 #define _MACH_TEGRA_TEGRA_EMC_H
23
24 #define TEGRA_EMC_ISO_USE_CASES_MAX_NUM         8
25
26 extern u8 tegra_emc_bw_efficiency;
27 extern u8 tegra_emc_iso_share;
28
29 enum {
30         DRAM_OVER_TEMP_NONE = 0,
31         DRAM_OVER_TEMP_REFRESH_X2,
32         DRAM_OVER_TEMP_REFRESH_X4,
33         DRAM_OVER_TEMP_THROTTLE, /* 4x Refresh + derating. */
34 };
35
36 enum emc_user_id {
37         EMC_USER_DC1 = 0,
38         EMC_USER_DC2,
39         EMC_USER_VI,
40         EMC_USER_MSENC,
41         EMC_USER_2D,
42         EMC_USER_3D,
43         EMC_USER_BB,
44         EMC_USER_VDE,
45         EMC_USER_VI2,
46         EMC_USER_ISP1,
47         EMC_USER_ISP2,
48         EMC_USER_NUM,
49 };
50
51 struct emc_iso_usage {
52         u32 emc_usage_flags;
53         u8 iso_usage_share;
54         u8 (*iso_share_calculator)(unsigned long iso_bw);
55 };
56
57 struct clk;
58 struct dentry;
59
60 void tegra_emc_iso_usage_table_init(struct emc_iso_usage *table, int size);
61 int  tegra_emc_iso_usage_debugfs_init(struct dentry *emc_debugfs_root);
62 unsigned long tegra_emc_apply_efficiency(unsigned long total_bw,
63         unsigned long iso_bw, unsigned long max_rate, u32 usage_flags,
64         unsigned long *iso_bw_min);
65 void tegra_emc_dram_type_init(struct clk *c);
66 int tegra_emc_get_dram_type(void);
67 int tegra_emc_get_dram_temperature(void);
68 int tegra_emc_set_over_temp_state(unsigned long state);
69
70 int tegra_emc_set_rate(unsigned long rate);
71 long tegra_emc_round_rate(unsigned long rate);
72 long tegra_emc_round_rate_updown(unsigned long rate, bool up);
73 struct clk *tegra_emc_predict_parent(unsigned long rate, u32 *div_value);
74 bool tegra_emc_is_parent_ready(unsigned long rate, struct clk **parent,
75                 unsigned long *parent_rate, unsigned long *backup_rate);
76 void tegra_emc_timing_invalidate(void);
77 void tegra_mc_divider_update(struct clk *emc);
78
79 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
80 int tegra_emc_backup(unsigned long rate);
81 void tegra_init_dram_bit_map(const u32 *bit_map, int map_size);
82 #endif
83
84 #ifdef CONFIG_ARCH_TEGRA_14x_SOC
85 #define TEGRA_EMC_DSR_NORMAL    0x0
86 #define TEGRA_EMC_DSR_OVERRIDE  0x1
87 int tegra_emc_dsr_override(int override);
88 #endif
89
90 #ifdef CONFIG_PM_SLEEP
91 void tegra_mc_timing_restore(void);
92 #else
93 static inline void tegra_mc_timing_restore(void)
94 { }
95 #endif
96
97 #endif