942013de70be6964265ac222031ccb4b6ed85437
[linux-3.10.git] / arch / arm / mach-tegra / reset.c
1 /*
2  * arch/arm/mach-tegra/reset.c
3  *
4  * Copyright (C) 2011,2012 NVIDIA Corporation.
5  *
6  * This software is licensed under the terms of the GNU General Public
7  * License version 2, as published by the Free Software Foundation, and
8  * may be copied, distributed, and modified under those terms.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  */
16
17 #include <linux/init.h>
18 #include <linux/io.h>
19 #include <linux/cpumask.h>
20 #include <linux/bitops.h>
21
22 #include <asm/cacheflush.h>
23
24 #include "iomap.h"
25 #include "irammap.h"
26 #include "reset.h"
27 #include "fuse.h"
28 #include "pm.h"
29 #include "sleep.h"
30
31 #define TEGRA_IRAM_RESET_BASE (TEGRA_IRAM_BASE + \
32                                 TEGRA_IRAM_RESET_HANDLER_OFFSET)
33
34 static bool is_enabled;
35
36 static void __init tegra_cpu_reset_handler_enable(void)
37 {
38         void __iomem *iram_base = IO_ADDRESS(TEGRA_IRAM_RESET_BASE);
39 #ifndef CONFIG_TRUSTED_FOUNDATIONS
40         void __iomem *evp_cpu_reset =
41                 IO_ADDRESS(TEGRA_EXCEPTION_VECTORS_BASE + 0x100);
42         void __iomem *sb_ctrl = IO_ADDRESS(TEGRA_SB_BASE);
43         u32 reg;
44 #endif
45
46         BUG_ON(is_enabled);
47         BUG_ON(tegra_cpu_reset_handler_size > TEGRA_IRAM_RESET_HANDLER_SIZE);
48
49         memcpy(iram_base, (void *)__tegra_cpu_reset_handler_start,
50                         tegra_cpu_reset_handler_size);
51
52 #ifdef CONFIG_TRUSTED_FOUNDATIONS
53         tegra_generic_smc(0xFFFFF200,
54                 TEGRA_IRAM_RESET_BASE + tegra_cpu_reset_handler_offset, 0);
55 #else
56         /*
57          * NOTE: This must be the one and only write to the EVP CPU reset
58          *       vector in the entire system.
59          */
60         writel(TEGRA_IRAM_RESET_BASE + tegra_cpu_reset_handler_offset,
61                         evp_cpu_reset);
62         wmb();
63         reg = readl(evp_cpu_reset);
64
65         /*
66          * Prevent further modifications to the physical reset vector.
67          *  NOTE: Has no effect on chips prior to Tegra30.
68          */
69         if (tegra_chip_id != TEGRA20) {
70                 reg = readl(sb_ctrl);
71                 reg |= 2;
72                 writel(reg, sb_ctrl);
73                 wmb();
74         }
75 #endif
76
77         is_enabled = true;
78 }
79
80 #ifdef CONFIG_PM_SLEEP
81 void tegra_cpu_reset_handler_save(void)
82 {
83         unsigned int i;
84         BUG_ON(!is_enabled);
85         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
86                 __tegra_cpu_reset_handler_data[i] =
87                         tegra_cpu_reset_handler_ptr[i];
88         is_enabled = false;
89 }
90
91 void tegra_cpu_reset_handler_restore(void)
92 {
93         unsigned int i;
94         BUG_ON(is_enabled);
95         tegra_cpu_reset_handler_enable();
96         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
97                 tegra_cpu_reset_handler_ptr[i] =
98                         __tegra_cpu_reset_handler_data[i];
99         is_enabled = true;
100 }
101 #endif
102
103 void __init tegra_cpu_reset_handler_init(void)
104 {
105 #ifdef CONFIG_SMP
106         __tegra_cpu_reset_handler_data[TEGRA_RESET_MASK_PRESENT] =
107                 *((u32 *)cpu_present_mask);
108         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_SECONDARY] =
109                 virt_to_phys((void *)tegra_secondary_startup);
110 #endif
111 #ifdef CONFIG_PM_SLEEP
112         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP1] =
113                 TEGRA_IRAM_CODE_AREA;
114         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP2] =
115                 virt_to_phys((void *)tegra_resume);
116 #endif
117
118         /* Push all of reset handler data out to the L3 memory system. */
119         __cpuc_coherent_kern_range(
120                 (unsigned long)&__tegra_cpu_reset_handler_data[0],
121                 (unsigned long)&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]);
122
123         outer_clean_range(__pa(&__tegra_cpu_reset_handler_data[0]),
124                           __pa(&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]));
125
126         tegra_cpu_reset_handler_enable();
127 }