853edde06b62dfa6b5bd3eb016a64bd88dd422bc
[linux-3.10.git] / arch / arm / mach-tegra / reset.c
1 /*
2  * arch/arm/mach-tegra/reset.c
3  *
4  * Copyright (C) 2011,2012 NVIDIA Corporation.
5  *
6  * This software is licensed under the terms of the GNU General Public
7  * License version 2, as published by the Free Software Foundation, and
8  * may be copied, distributed, and modified under those terms.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  */
16
17 #include <linux/init.h>
18 #include <linux/io.h>
19 #include <linux/cpumask.h>
20 #include <linux/bitops.h>
21
22 #include <asm/cacheflush.h>
23 #include <asm/hardware/cache-l2x0.h>
24
25 #include "iomap.h"
26 #include "irammap.h"
27 #include "reset.h"
28 #include "fuse.h"
29 #include "sleep.h"
30
31 #define TEGRA_IRAM_RESET_BASE (TEGRA_IRAM_BASE + \
32                                 TEGRA_IRAM_RESET_HANDLER_OFFSET)
33
34 static bool is_enabled;
35
36 static void __init tegra_cpu_reset_handler_enable(void)
37 {
38         void __iomem *iram_base = IO_ADDRESS(TEGRA_IRAM_RESET_BASE);
39         void __iomem *evp_cpu_reset =
40                 IO_ADDRESS(TEGRA_EXCEPTION_VECTORS_BASE + 0x100);
41         void __iomem *sb_ctrl = IO_ADDRESS(TEGRA_SB_BASE);
42         u32 reg;
43
44         BUG_ON(is_enabled);
45         BUG_ON(tegra_cpu_reset_handler_size > TEGRA_IRAM_RESET_HANDLER_SIZE);
46
47         memcpy(iram_base, (void *)__tegra_cpu_reset_handler_start,
48                         tegra_cpu_reset_handler_size);
49
50         /*
51          * NOTE: This must be the one and only write to the EVP CPU reset
52          *       vector in the entire system.
53          */
54         writel(TEGRA_IRAM_RESET_BASE + tegra_cpu_reset_handler_offset,
55                         evp_cpu_reset);
56         wmb();
57         reg = readl(evp_cpu_reset);
58
59         /*
60          * Prevent further modifications to the physical reset vector.
61          *  NOTE: Has no effect on chips prior to Tegra30.
62          */
63         if (tegra_chip_id != TEGRA20) {
64                 reg = readl(sb_ctrl);
65                 reg |= 2;
66                 writel(reg, sb_ctrl);
67                 wmb();
68         }
69
70         is_enabled = true;
71 }
72
73 #ifdef CONFIG_PM_SLEEP
74 static unsigned long cpu_reset_handler_save[TEGRA_RESET_DATA_SIZE];
75
76 void tegra_cpu_reset_handler_save(void)
77 {
78         unsigned int i;
79         BUG_ON(!is_enabled);
80         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
81                 cpu_reset_handler_save[i] =
82                                         tegra_cpu_reset_handler_ptr[i];
83         is_enabled = false;
84 }
85
86 void tegra_cpu_reset_handler_restore(void)
87 {
88         unsigned int i;
89         BUG_ON(is_enabled);
90         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
91                 tegra_cpu_reset_handler_ptr[i] =
92                                         cpu_reset_handler_save[i];
93         is_enabled = true;
94 }
95 #endif
96
97 void __init tegra_cpu_reset_handler_init(void)
98 {
99 #ifdef CONFIG_SMP
100         __tegra_cpu_reset_handler_data[TEGRA_RESET_MASK_PRESENT] =
101                 *((u32 *)cpu_present_mask);
102         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_SECONDARY] =
103                 virt_to_phys((void *)tegra_secondary_startup);
104 #endif
105 #ifdef CONFIG_PM_SLEEP
106         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP1] =
107                 TEGRA_IRAM_CODE_AREA;
108         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP2] =
109                 virt_to_phys((void *)tegra_resume);
110 #endif
111
112         /* Push all of reset handler data out to the L3 memory system. */
113         __cpuc_coherent_kern_range(
114                 (unsigned long)&__tegra_cpu_reset_handler_data[0],
115                 (unsigned long)&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]);
116
117         outer_clean_range(__pa(&__tegra_cpu_reset_handler_data[0]),
118                           __pa(&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]));
119
120         tegra_cpu_reset_handler_enable();
121 }