ARM: tegra: loki: fix build error due to warning
[linux-3.10.git] / arch / arm / mach-tegra / reset.c
1 /*
2  * arch/arm/mach-tegra/reset.c
3  *
4  * Copyright (C) 2011-2012 NVIDIA Corporation.
5  *
6  * This software is licensed under the terms of the GNU General Public
7  * License version 2, as published by the Free Software Foundation, and
8  * may be copied, distributed, and modified under those terms.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  */
16
17 #include <linux/init.h>
18 #include <linux/io.h>
19 #include <linux/cpumask.h>
20 #include <linux/bitops.h>
21 #include <linux/tegra-soc.h>
22
23 #include <asm/cacheflush.h>
24
25 #include "iomap.h"
26 #include "irammap.h"
27 #include "reset.h"
28 #include "sleep.h"
29 #include "pm.h"
30 #include "fuse.h"
31
32 #define TEGRA_IRAM_RESET_BASE (TEGRA_IRAM_BASE + \
33                                 TEGRA_IRAM_RESET_HANDLER_OFFSET)
34
35 static bool is_enabled;
36
37 static void tegra_cpu_reset_handler_enable(void)
38 {
39         void __iomem *iram_base = IO_ADDRESS(TEGRA_IRAM_BASE);
40 #if !defined(CONFIG_TEGRA_USE_SECURE_KERNEL)
41         void __iomem *evp_cpu_reset =
42                 IO_ADDRESS(TEGRA_EXCEPTION_VECTORS_BASE + 0x100);
43         void __iomem *sb_ctrl = IO_ADDRESS(TEGRA_SB_BASE);
44         unsigned long reg;
45 #endif
46         BUG_ON(is_enabled);
47         BUG_ON(tegra_cpu_reset_handler_size > TEGRA_RESET_HANDLER_SIZE);
48
49         memcpy(iram_base, (void *)__tegra_cpu_reset_handler_start,
50                 tegra_cpu_reset_handler_size);
51
52 #if defined(CONFIG_TEGRA_USE_SECURE_KERNEL)
53         tegra_generic_smc(0xFFFFF200,
54                 TEGRA_RESET_HANDLER_BASE + tegra_cpu_reset_handler_offset, 0);
55 #else
56         /* NOTE: This must be the one and only write to the EVP CPU reset
57                  vector in the entire system. */
58         writel(TEGRA_RESET_HANDLER_BASE + tegra_cpu_reset_handler_offset,
59                 evp_cpu_reset);
60         wmb();
61         reg = readl(evp_cpu_reset);
62
63         /*
64          * Prevent further modifications to the physical reset vector.
65          *  NOTE: Has no effect on chips prior to Tegra30.
66          */
67         if (tegra_chip_id != TEGRA_CHIPID_TEGRA2) {
68                 reg = readl(sb_ctrl);
69                 reg |= 2;
70                 writel(reg, sb_ctrl);
71                 wmb();
72         }
73 #endif
74         is_enabled = true;
75 }
76
77 #ifdef CONFIG_PM_SLEEP
78 void tegra_cpu_reset_handler_save(void)
79 {
80         unsigned int i;
81         BUG_ON(!is_enabled);
82         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
83                 __tegra_cpu_reset_handler_data[i] =
84                         tegra_cpu_reset_handler_ptr[i];
85         is_enabled = false;
86 }
87
88 void tegra_cpu_reset_handler_restore(void)
89 {
90         unsigned int i;
91         BUG_ON(is_enabled);
92         tegra_cpu_reset_handler_enable();
93         for (i = 0; i < TEGRA_RESET_DATA_SIZE; i++)
94                 tegra_cpu_reset_handler_ptr[i] =
95                         __tegra_cpu_reset_handler_data[i];
96         is_enabled = true;
97 }
98 #endif
99
100 void __init tegra_cpu_reset_handler_init(void)
101 {
102 #ifdef CONFIG_SMP
103         __tegra_cpu_reset_handler_data[TEGRA_RESET_MASK_PRESENT] =
104                 *((u32 *)cpu_present_mask);
105         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_SECONDARY] =
106                 virt_to_phys((void *)tegra_secondary_startup);
107 #endif
108
109 #ifdef CONFIG_PM_SLEEP
110         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP1] =
111                 TEGRA_IRAM_CODE_AREA;
112         __tegra_cpu_reset_handler_data[TEGRA_RESET_STARTUP_LP2] =
113                 virt_to_phys((void *)tegra_resume);
114 #endif
115
116         /* Push all of reset handler data out to the L3 memory system. */
117         __cpuc_coherent_kern_range(
118                 (unsigned long)&__tegra_cpu_reset_handler_data[0],
119                 (unsigned long)&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]);
120
121         outer_clean_range(__pa(&__tegra_cpu_reset_handler_data[0]),
122                           __pa(&__tegra_cpu_reset_handler_data[TEGRA_RESET_DATA_SIZE]));
123
124         if (!tegra_cpu_is_dsim()) /* Can't write IRAM on DSIM/MTS (yet) */
125                 tegra_cpu_reset_handler_enable();
126 }