ARM: tegra: move <mach/powergate.h> to <linux/tegra-powergate.h>
[linux-3.10.git] / arch / arm / mach-tegra / powergate.c
1 /*
2  * drivers/powergate/tegra-powergate.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/clk.h>
22 #include <linux/debugfs.h>
23 #include <linux/delay.h>
24 #include <linux/err.h>
25 #include <linux/init.h>
26 #include <linux/io.h>
27 #include <linux/seq_file.h>
28 #include <linux/spinlock.h>
29 #include <linux/clk/tegra.h>
30 #include <linux/tegra-powergate.h>
31
32 #include "fuse.h"
33 #include "iomap.h"
34
35 #define PWRGATE_TOGGLE          0x30
36 #define  PWRGATE_TOGGLE_START   (1 << 8)
37
38 #define REMOVE_CLAMPING         0x34
39
40 #define PWRGATE_STATUS          0x38
41
42 static int tegra_num_powerdomains;
43 static int tegra_num_cpu_domains;
44 static u8 *tegra_cpu_domains;
45 static u8 tegra30_cpu_domains[] = {
46         TEGRA_POWERGATE_CPU0,
47         TEGRA_POWERGATE_CPU1,
48         TEGRA_POWERGATE_CPU2,
49         TEGRA_POWERGATE_CPU3,
50 };
51
52 static DEFINE_SPINLOCK(tegra_powergate_lock);
53
54 static void __iomem *pmc = IO_ADDRESS(TEGRA_PMC_BASE);
55
56 static u32 pmc_read(unsigned long reg)
57 {
58         return readl(pmc + reg);
59 }
60
61 static void pmc_write(u32 val, unsigned long reg)
62 {
63         writel(val, pmc + reg);
64 }
65
66 static int tegra_powergate_set(int id, bool new_state)
67 {
68         bool status;
69         unsigned long flags;
70
71         spin_lock_irqsave(&tegra_powergate_lock, flags);
72
73         status = pmc_read(PWRGATE_STATUS) & (1 << id);
74
75         if (status == new_state) {
76                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
77                 return -EINVAL;
78         }
79
80         pmc_write(PWRGATE_TOGGLE_START | id, PWRGATE_TOGGLE);
81
82         spin_unlock_irqrestore(&tegra_powergate_lock, flags);
83
84         return 0;
85 }
86
87 int tegra_powergate_power_on(int id)
88 {
89         if (id < 0 || id >= tegra_num_powerdomains)
90                 return -EINVAL;
91
92         return tegra_powergate_set(id, true);
93 }
94
95 int tegra_powergate_power_off(int id)
96 {
97         if (id < 0 || id >= tegra_num_powerdomains)
98                 return -EINVAL;
99
100         return tegra_powergate_set(id, false);
101 }
102
103 int tegra_powergate_is_powered(int id)
104 {
105         u32 status;
106
107         if (id < 0 || id >= tegra_num_powerdomains)
108                 return -EINVAL;
109
110         status = pmc_read(PWRGATE_STATUS) & (1 << id);
111         return !!status;
112 }
113
114 int tegra_powergate_remove_clamping(int id)
115 {
116         u32 mask;
117
118         if (id < 0 || id >= tegra_num_powerdomains)
119                 return -EINVAL;
120
121         /*
122          * Tegra 2 has a bug where PCIE and VDE clamping masks are
123          * swapped relatively to the partition ids
124          */
125         if (id ==  TEGRA_POWERGATE_VDEC)
126                 mask = (1 << TEGRA_POWERGATE_PCIE);
127         else if (id == TEGRA_POWERGATE_PCIE)
128                 mask = (1 << TEGRA_POWERGATE_VDEC);
129         else
130                 mask = (1 << id);
131
132         pmc_write(mask, REMOVE_CLAMPING);
133
134         return 0;
135 }
136
137 /* Must be called with clk disabled, and returns with clk enabled */
138 int tegra_powergate_sequence_power_up(int id, struct clk *clk)
139 {
140         int ret;
141
142         tegra_periph_reset_assert(clk);
143
144         ret = tegra_powergate_power_on(id);
145         if (ret)
146                 goto err_power;
147
148         ret = clk_prepare_enable(clk);
149         if (ret)
150                 goto err_clk;
151
152         udelay(10);
153
154         ret = tegra_powergate_remove_clamping(id);
155         if (ret)
156                 goto err_clamp;
157
158         udelay(10);
159         tegra_periph_reset_deassert(clk);
160
161         return 0;
162
163 err_clamp:
164         clk_disable_unprepare(clk);
165 err_clk:
166         tegra_powergate_power_off(id);
167 err_power:
168         return ret;
169 }
170
171 int tegra_cpu_powergate_id(int cpuid)
172 {
173         if (cpuid > 0 && cpuid < tegra_num_cpu_domains)
174                 return tegra_cpu_domains[cpuid];
175
176         return -EINVAL;
177 }
178
179 int __init tegra_powergate_init(void)
180 {
181         switch (tegra_chip_id) {
182         case TEGRA20:
183                 tegra_num_powerdomains = 7;
184                 break;
185         case TEGRA30:
186                 tegra_num_powerdomains = 14;
187                 tegra_num_cpu_domains = 4;
188                 tegra_cpu_domains = tegra30_cpu_domains;
189                 break;
190         default:
191                 /* Unknown Tegra variant. Disable powergating */
192                 tegra_num_powerdomains = 0;
193                 break;
194         }
195
196         return 0;
197 }
198
199 #ifdef CONFIG_DEBUG_FS
200
201 static const char * const *powergate_name;
202
203 static const char * const powergate_name_t20[] = {
204         [TEGRA_POWERGATE_CPU]   = "cpu",
205         [TEGRA_POWERGATE_3D]    = "3d",
206         [TEGRA_POWERGATE_VENC]  = "venc",
207         [TEGRA_POWERGATE_VDEC]  = "vdec",
208         [TEGRA_POWERGATE_PCIE]  = "pcie",
209         [TEGRA_POWERGATE_L2]    = "l2",
210         [TEGRA_POWERGATE_MPE]   = "mpe",
211 };
212
213 static const char * const powergate_name_t30[] = {
214         [TEGRA_POWERGATE_CPU]   = "cpu0",
215         [TEGRA_POWERGATE_3D]    = "3d0",
216         [TEGRA_POWERGATE_VENC]  = "venc",
217         [TEGRA_POWERGATE_VDEC]  = "vdec",
218         [TEGRA_POWERGATE_PCIE]  = "pcie",
219         [TEGRA_POWERGATE_L2]    = "l2",
220         [TEGRA_POWERGATE_MPE]   = "mpe",
221         [TEGRA_POWERGATE_HEG]   = "heg",
222         [TEGRA_POWERGATE_SATA]  = "sata",
223         [TEGRA_POWERGATE_CPU1]  = "cpu1",
224         [TEGRA_POWERGATE_CPU2]  = "cpu2",
225         [TEGRA_POWERGATE_CPU3]  = "cpu3",
226         [TEGRA_POWERGATE_CELP]  = "celp",
227         [TEGRA_POWERGATE_3D1]   = "3d1",
228 };
229
230 static int powergate_show(struct seq_file *s, void *data)
231 {
232         int i;
233
234         seq_printf(s, " powergate powered\n");
235         seq_printf(s, "------------------\n");
236
237         for (i = 0; i < tegra_num_powerdomains; i++)
238                 seq_printf(s, " %9s %7s\n", powergate_name[i],
239                         tegra_powergate_is_powered(i) ? "yes" : "no");
240         return 0;
241 }
242
243 static int powergate_open(struct inode *inode, struct file *file)
244 {
245         return single_open(file, powergate_show, inode->i_private);
246 }
247
248 static const struct file_operations powergate_fops = {
249         .open           = powergate_open,
250         .read           = seq_read,
251         .llseek         = seq_lseek,
252         .release        = single_release,
253 };
254
255 int __init tegra_powergate_debugfs_init(void)
256 {
257         struct dentry *d;
258
259         switch (tegra_chip_id) {
260         case TEGRA20:
261                 powergate_name = powergate_name_t20;
262                 break;
263         case TEGRA30:
264                 powergate_name = powergate_name_t30;
265                 break;
266         }
267
268         if (powergate_name) {
269                 d = debugfs_create_file("powergate", S_IRUGO, NULL, NULL,
270                         &powergate_fops);
271                 if (!d)
272                         return -ENOMEM;
273         }
274
275         return 0;
276 }
277
278 #endif