ARM: tegra: powergate: Allow calling power up when already powered
[linux-3.10.git] / arch / arm / mach-tegra / powergate.c
1 /*
2  * drivers/powergate/tegra-powergate.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/clk.h>
22 #include <linux/debugfs.h>
23 #include <linux/delay.h>
24 #include <linux/err.h>
25 #include <linux/init.h>
26 #include <linux/io.h>
27 #include <linux/seq_file.h>
28 #include <linux/spinlock.h>
29 #include <linux/clk/tegra.h>
30
31 #include <mach/powergate.h>
32
33 #include "fuse.h"
34 #include "iomap.h"
35
36 #define PWRGATE_TOGGLE          0x30
37 #define  PWRGATE_TOGGLE_START   (1 << 8)
38
39 #define REMOVE_CLAMPING         0x34
40
41 #define PWRGATE_STATUS          0x38
42
43 static int tegra_num_powerdomains;
44 static int tegra_num_cpu_domains;
45 static u8 *tegra_cpu_domains;
46 static u8 tegra30_cpu_domains[] = {
47         TEGRA_POWERGATE_CPU0,
48         TEGRA_POWERGATE_CPU1,
49         TEGRA_POWERGATE_CPU2,
50         TEGRA_POWERGATE_CPU3,
51 };
52
53 static DEFINE_SPINLOCK(tegra_powergate_lock);
54
55 static void __iomem *pmc = IO_ADDRESS(TEGRA_PMC_BASE);
56
57 static u32 pmc_read(unsigned long reg)
58 {
59         return readl(pmc + reg);
60 }
61
62 static void pmc_write(u32 val, unsigned long reg)
63 {
64         writel(val, pmc + reg);
65 }
66
67 static int tegra_powergate_set(int id, bool new_state)
68 {
69         bool status;
70         unsigned long flags;
71
72         spin_lock_irqsave(&tegra_powergate_lock, flags);
73
74         status = pmc_read(PWRGATE_STATUS) & (1 << id);
75
76         if (status == new_state) {
77                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
78                 return -EINVAL;
79         }
80
81         pmc_write(PWRGATE_TOGGLE_START | id, PWRGATE_TOGGLE);
82
83         spin_unlock_irqrestore(&tegra_powergate_lock, flags);
84
85         return 0;
86 }
87
88 int tegra_powergate_power_on(int id)
89 {
90         if (id < 0 || id >= tegra_num_powerdomains)
91                 return -EINVAL;
92
93         return tegra_powergate_set(id, true);
94 }
95
96 int tegra_powergate_power_off(int id)
97 {
98         if (id < 0 || id >= tegra_num_powerdomains)
99                 return -EINVAL;
100
101         return tegra_powergate_set(id, false);
102 }
103
104 int tegra_powergate_is_powered(int id)
105 {
106         u32 status;
107
108         if (id < 0 || id >= tegra_num_powerdomains)
109                 return -EINVAL;
110
111         status = pmc_read(PWRGATE_STATUS) & (1 << id);
112         return !!status;
113 }
114
115 int tegra_powergate_remove_clamping(int id)
116 {
117         u32 mask;
118
119         if (id < 0 || id >= tegra_num_powerdomains)
120                 return -EINVAL;
121
122         /*
123          * Tegra 2 has a bug where PCIE and VDE clamping masks are
124          * swapped relatively to the partition ids
125          */
126         if (id ==  TEGRA_POWERGATE_VDEC)
127                 mask = (1 << TEGRA_POWERGATE_PCIE);
128         else if (id == TEGRA_POWERGATE_PCIE)
129                 mask = (1 << TEGRA_POWERGATE_VDEC);
130         else
131                 mask = (1 << id);
132
133         pmc_write(mask, REMOVE_CLAMPING);
134
135         return 0;
136 }
137
138 /* Must be called with clk disabled, and returns with clk enabled */
139 static int tegra_powergate_reset_module(struct clk *clk)
140 {
141         int ret;
142
143         tegra_periph_reset_assert(clk);
144
145         udelay(10);
146
147         ret = clk_enable(clk);
148         if (ret)
149                 return ret;
150
151         udelay(10);
152
153         tegra_periph_reset_deassert(clk);
154
155         return 0;
156 }
157
158 /* Must be called with clk disabled, and returns with clk enabled */
159 int tegra_powergate_sequence_power_up(int id, struct clk *clk)
160 {
161         int ret;
162
163         if (tegra_powergate_is_powered(id))
164                 return tegra_powergate_reset_module(clk);
165
166         tegra_periph_reset_assert(clk);
167
168         ret = tegra_powergate_power_on(id);
169         if (ret)
170                 goto err_power;
171
172         ret = clk_prepare_enable(clk);
173         if (ret)
174                 goto err_clk;
175
176         udelay(10);
177
178         ret = tegra_powergate_remove_clamping(id);
179         if (ret)
180                 goto err_clamp;
181
182         udelay(10);
183         tegra_periph_reset_deassert(clk);
184
185         return 0;
186
187 err_clamp:
188         clk_disable_unprepare(clk);
189 err_clk:
190         tegra_powergate_power_off(id);
191 err_power:
192         return ret;
193 }
194
195 int tegra_cpu_powergate_id(int cpuid)
196 {
197         if (cpuid > 0 && cpuid < tegra_num_cpu_domains)
198                 return tegra_cpu_domains[cpuid];
199
200         return -EINVAL;
201 }
202
203 int __init tegra_powergate_init(void)
204 {
205         switch (tegra_chip_id) {
206         case TEGRA20:
207                 tegra_num_powerdomains = 7;
208                 break;
209         case TEGRA30:
210                 tegra_num_powerdomains = 14;
211                 tegra_num_cpu_domains = 4;
212                 tegra_cpu_domains = tegra30_cpu_domains;
213                 break;
214         default:
215                 /* Unknown Tegra variant. Disable powergating */
216                 tegra_num_powerdomains = 0;
217                 break;
218         }
219
220         return 0;
221 }
222
223 #ifdef CONFIG_DEBUG_FS
224
225 static const char * const *powergate_name;
226
227 static const char * const powergate_name_t20[] = {
228         [TEGRA_POWERGATE_CPU]   = "cpu",
229         [TEGRA_POWERGATE_3D]    = "3d",
230         [TEGRA_POWERGATE_VENC]  = "venc",
231         [TEGRA_POWERGATE_VDEC]  = "vdec",
232         [TEGRA_POWERGATE_PCIE]  = "pcie",
233         [TEGRA_POWERGATE_L2]    = "l2",
234         [TEGRA_POWERGATE_MPE]   = "mpe",
235 };
236
237 static const char * const powergate_name_t30[] = {
238         [TEGRA_POWERGATE_CPU]   = "cpu0",
239         [TEGRA_POWERGATE_3D]    = "3d0",
240         [TEGRA_POWERGATE_VENC]  = "venc",
241         [TEGRA_POWERGATE_VDEC]  = "vdec",
242         [TEGRA_POWERGATE_PCIE]  = "pcie",
243         [TEGRA_POWERGATE_L2]    = "l2",
244         [TEGRA_POWERGATE_MPE]   = "mpe",
245         [TEGRA_POWERGATE_HEG]   = "heg",
246         [TEGRA_POWERGATE_SATA]  = "sata",
247         [TEGRA_POWERGATE_CPU1]  = "cpu1",
248         [TEGRA_POWERGATE_CPU2]  = "cpu2",
249         [TEGRA_POWERGATE_CPU3]  = "cpu3",
250         [TEGRA_POWERGATE_CELP]  = "celp",
251         [TEGRA_POWERGATE_3D1]   = "3d1",
252 };
253
254 static int powergate_show(struct seq_file *s, void *data)
255 {
256         int i;
257
258         seq_printf(s, " powergate powered\n");
259         seq_printf(s, "------------------\n");
260
261         for (i = 0; i < tegra_num_powerdomains; i++)
262                 seq_printf(s, " %9s %7s\n", powergate_name[i],
263                         tegra_powergate_is_powered(i) ? "yes" : "no");
264         return 0;
265 }
266
267 static int powergate_open(struct inode *inode, struct file *file)
268 {
269         return single_open(file, powergate_show, inode->i_private);
270 }
271
272 static const struct file_operations powergate_fops = {
273         .open           = powergate_open,
274         .read           = seq_read,
275         .llseek         = seq_lseek,
276         .release        = single_release,
277 };
278
279 int __init tegra_powergate_debugfs_init(void)
280 {
281         struct dentry *d;
282
283         switch (tegra_chip_id) {
284         case TEGRA20:
285                 powergate_name = powergate_name_t20;
286                 break;
287         case TEGRA30:
288                 powergate_name = powergate_name_t30;
289                 break;
290         }
291
292         if (powergate_name) {
293                 d = debugfs_create_file("powergate", S_IRUGO, NULL, NULL,
294                         &powergate_fops);
295                 if (!d)
296                         return -ENOMEM;
297         }
298
299         return 0;
300 }
301
302 #endif