[ARM/tegra] Add Tegra3 support
[linux-3.10.git] / arch / arm / mach-tegra / powergate.c
1 /*
2  * drivers/powergate/tegra-powergate.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/clk.h>
22 #include <linux/debugfs.h>
23 #include <linux/delay.h>
24 #include <linux/err.h>
25 #include <linux/init.h>
26 #include <linux/io.h>
27 #include <linux/seq_file.h>
28 #include <linux/spinlock.h>
29 #include <linux/clk/tegra.h>
30
31 #include <mach/powergate.h>
32
33 #include "fuse.h"
34 #include "iomap.h"
35
36 #define PWRGATE_TOGGLE          0x30
37 #define  PWRGATE_TOGGLE_START   (1 << 8)
38
39 #define REMOVE_CLAMPING         0x34
40
41 #define PWRGATE_STATUS          0x38
42
43 static int tegra_num_powerdomains;
44 static int tegra_num_cpu_domains;
45 static u8 *tegra_cpu_domains;
46 static u8 tegra30_cpu_domains[] = {
47         TEGRA_POWERGATE_CPU0,
48         TEGRA_POWERGATE_CPU1,
49         TEGRA_POWERGATE_CPU2,
50         TEGRA_POWERGATE_CPU3,
51 };
52
53 static DEFINE_SPINLOCK(tegra_powergate_lock);
54
55 static void __iomem *pmc = IO_ADDRESS(TEGRA_PMC_BASE);
56
57 static u32 pmc_read(unsigned long reg)
58 {
59         return readl(pmc + reg);
60 }
61
62 static void pmc_write(u32 val, unsigned long reg)
63 {
64         writel(val, pmc + reg);
65 }
66
67 static int tegra_powergate_set(int id, bool new_state)
68 {
69         bool status;
70         unsigned long flags;
71
72         spin_lock_irqsave(&tegra_powergate_lock, flags);
73
74         status = !!(pmc_read(PWRGATE_STATUS) & (1 << id));
75
76         if (status == new_state) {
77                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
78                 return -EINVAL;
79         }
80
81         pmc_write(PWRGATE_TOGGLE_START | id, PWRGATE_TOGGLE);
82
83         spin_unlock_irqrestore(&tegra_powergate_lock, flags);
84
85         return 0;
86 }
87
88 int tegra_powergate_power_on(int id)
89 {
90         if (id < 0 || id >= tegra_num_powerdomains)
91                 return -EINVAL;
92
93         return tegra_powergate_set(id, true);
94 }
95
96 int tegra_powergate_power_off(int id)
97 {
98         if (id < 0 || id >= tegra_num_powerdomains)
99                 return -EINVAL;
100
101         return tegra_powergate_set(id, false);
102 }
103
104 int tegra_powergate_is_powered(int id)
105 {
106         u32 status;
107
108         if (id < 0 || id >= tegra_num_powerdomains)
109                 return -EINVAL;
110
111         status = pmc_read(PWRGATE_STATUS) & (1 << id);
112         return !!status;
113 }
114
115 int tegra_powergate_remove_clamping(int id)
116 {
117         u32 mask;
118
119         if (id < 0 || id >= tegra_num_powerdomains)
120                 return -EINVAL;
121
122 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
123         /*
124          * Tegra 2 has a bug where PCIE and VDE clamping masks are
125          * swapped relatively to the partition ids
126          */
127         if (id ==  TEGRA_POWERGATE_VDEC)
128                 mask = (1 << TEGRA_POWERGATE_PCIE);
129         else if (id == TEGRA_POWERGATE_PCIE)
130                 mask = (1 << TEGRA_POWERGATE_VDEC);
131         else
132 #endif
133                 mask = (1 << id);
134
135         pmc_write(mask, REMOVE_CLAMPING);
136
137         return 0;
138 }
139
140 /* Must be called with clk disabled, and returns with clk enabled */
141 static int tegra_powergate_reset_module(struct clk *clk)
142 {
143         int ret;
144
145         tegra_periph_reset_assert(clk);
146
147         udelay(10);
148
149         ret = clk_enable(clk);
150         if (ret)
151                 return ret;
152
153         udelay(10);
154
155         tegra_periph_reset_deassert(clk);
156
157         return 0;
158 }
159
160 /* Must be called with clk disabled, and returns with clk enabled */
161 int tegra_powergate_sequence_power_up(int id, struct clk *clk)
162 {
163         int ret;
164
165         if (tegra_powergate_is_powered(id))
166                 return tegra_powergate_reset_module(clk);
167
168         tegra_periph_reset_assert(clk);
169
170         ret = tegra_powergate_power_on(id);
171         if (ret)
172                 goto err_power;
173
174         ret = clk_prepare_enable(clk);
175         if (ret)
176                 goto err_clk;
177
178         udelay(10);
179
180         ret = tegra_powergate_remove_clamping(id);
181         if (ret)
182                 goto err_clamp;
183
184         udelay(10);
185         tegra_periph_reset_deassert(clk);
186
187         return 0;
188
189 err_clamp:
190         clk_disable_unprepare(clk);
191 err_clk:
192         tegra_powergate_power_off(id);
193 err_power:
194         return ret;
195 }
196
197 int tegra_cpu_powergate_id(int cpuid)
198 {
199         if (cpuid > 0 && cpuid < tegra_num_cpu_domains)
200                 return tegra_cpu_domains[cpuid];
201
202         return -EINVAL;
203 }
204
205 int __init tegra_powergate_init(void)
206 {
207         switch (tegra_chip_id) {
208         case TEGRA20:
209                 tegra_num_powerdomains = 7;
210                 break;
211         case TEGRA30:
212                 tegra_num_powerdomains = 14;
213                 tegra_num_cpu_domains = 4;
214                 tegra_cpu_domains = tegra30_cpu_domains;
215                 break;
216         default:
217                 /* Unknown Tegra variant. Disable powergating */
218                 tegra_num_powerdomains = 0;
219                 break;
220         }
221
222         return 0;
223 }
224
225 #ifdef CONFIG_DEBUG_FS
226
227 static const char * const *powergate_name;
228
229 static const char * const powergate_name_t20[] = {
230         [TEGRA_POWERGATE_CPU]   = "cpu",
231         [TEGRA_POWERGATE_3D]    = "3d",
232         [TEGRA_POWERGATE_VENC]  = "venc",
233         [TEGRA_POWERGATE_VDEC]  = "vdec",
234         [TEGRA_POWERGATE_PCIE]  = "pcie",
235         [TEGRA_POWERGATE_L2]    = "l2",
236         [TEGRA_POWERGATE_MPE]   = "mpe",
237 };
238
239 static const char * const powergate_name_t30[] = {
240         [TEGRA_POWERGATE_CPU]   = "cpu0",
241         [TEGRA_POWERGATE_3D]    = "3d0",
242         [TEGRA_POWERGATE_VENC]  = "venc",
243         [TEGRA_POWERGATE_VDEC]  = "vdec",
244         [TEGRA_POWERGATE_PCIE]  = "pcie",
245         [TEGRA_POWERGATE_L2]    = "l2",
246         [TEGRA_POWERGATE_MPE]   = "mpe",
247         [TEGRA_POWERGATE_HEG]   = "heg",
248         [TEGRA_POWERGATE_SATA]  = "sata",
249         [TEGRA_POWERGATE_CPU1]  = "cpu1",
250         [TEGRA_POWERGATE_CPU2]  = "cpu2",
251         [TEGRA_POWERGATE_CPU3]  = "cpu3",
252         [TEGRA_POWERGATE_CELP]  = "celp",
253         [TEGRA_POWERGATE_3D1]   = "3d1",
254 };
255
256 static int powergate_show(struct seq_file *s, void *data)
257 {
258         int i;
259
260         seq_printf(s, " powergate powered\n");
261         seq_printf(s, "------------------\n");
262
263         for (i = 0; i < tegra_num_powerdomains; i++)
264                 seq_printf(s, " %9s %7s\n", powergate_name[i],
265                         tegra_powergate_is_powered(i) ? "yes" : "no");
266         return 0;
267 }
268
269 static int powergate_open(struct inode *inode, struct file *file)
270 {
271         return single_open(file, powergate_show, inode->i_private);
272 }
273
274 static const struct file_operations powergate_fops = {
275         .open           = powergate_open,
276         .read           = seq_read,
277         .llseek         = seq_lseek,
278         .release        = single_release,
279 };
280
281 int __init tegra_powergate_debugfs_init(void)
282 {
283         struct dentry *d;
284
285         switch (tegra_chip_id) {
286         case TEGRA20:
287                 powergate_name = powergate_name_t20;
288                 break;
289         case TEGRA30:
290                 powergate_name = powergate_name_t30;
291                 break;
292         }
293
294         if (powergate_name) {
295                 d = debugfs_create_file("powergate", S_IRUGO, NULL, NULL,
296                         &powergate_fops);
297                 if (!d)
298                         return -ENOMEM;
299         }
300
301         return 0;
302 }
303
304 #endif