ARM: tegra: powergate: Add hot reset sequence for powergate
[linux-3.10.git] / arch / arm / mach-tegra / powergate.c
1 /*
2  * drivers/powergate/tegra-powergate.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20 #include <linux/kernel.h>
21 #include <linux/clk.h>
22 #include <linux/debugfs.h>
23 #include <linux/delay.h>
24 #include <linux/err.h>
25 #include <linux/init.h>
26 #include <linux/io.h>
27 #include <linux/seq_file.h>
28 #include <linux/spinlock.h>
29 #include <linux/clk/tegra.h>
30
31 #include <mach/powergate.h>
32
33 #include "fuse.h"
34 #include "iomap.h"
35
36 #define PWRGATE_TOGGLE          0x30
37 #define  PWRGATE_TOGGLE_START   (1 << 8)
38
39 #define REMOVE_CLAMPING         0x34
40
41 #define PWRGATE_STATUS          0x38
42
43 static int tegra_num_powerdomains;
44 static int tegra_num_cpu_domains;
45 static u8 *tegra_cpu_domains;
46 static u8 tegra30_cpu_domains[] = {
47         TEGRA_POWERGATE_CPU0,
48         TEGRA_POWERGATE_CPU1,
49         TEGRA_POWERGATE_CPU2,
50         TEGRA_POWERGATE_CPU3,
51 };
52
53 #define MC_CLIENT_HOTRESET_CTRL 0x200
54 #define MC_CLIENT_HOTRESET_STAT 0x204
55
56 typedef enum {
57         MC_CLIENT_AFI   = 0,
58         MC_CLIENT_AVPC  = 1,
59         MC_CLIENT_DC    = 2,
60         MC_CLIENT_DCB   = 3,
61         MC_CLIENT_EPP   = 4,
62         MC_CLIENT_G2    = 5,
63         MC_CLIENT_HC    = 6,
64         MC_CLIENT_HDA   = 7,
65         MC_CLIENT_ISP   = 8,
66         MC_CLIENT_MPCORE        = 9,
67         MC_CLIENT_MPCORELP      = 10,
68         MC_CLIENT_MPE   = 11,
69         MC_CLIENT_NV    = 12,
70         MC_CLIENT_NV2   = 13,
71         MC_CLIENT_PPCS  = 14,
72         MC_CLIENT_SATA  = 15,
73         MC_CLIENT_VDE   = 16,
74         MC_CLIENT_VI    = 17,
75         MC_CLIENT_LAST  = -1,
76 } MC_CLIENT;
77
78 static DEFINE_SPINLOCK(tegra_powergate_lock);
79
80 #define MAX_HOTRESET_CLIENT_NUM         3
81
82 typedef struct {
83         const char * name;
84         MC_CLIENT hot_reset_clients[MAX_HOTRESET_CLIENT_NUM];
85         /* add clocks for each partition*/
86 } powergate_partition;
87
88 static powergate_partition powergate_partition_info[] = {
89         [TEGRA_POWERGATE_CPU]   = { "cpu0",     {MC_CLIENT_LAST} },
90         [TEGRA_POWERGATE_L2]    = { "l2",       {MC_CLIENT_LAST} },
91         [TEGRA_POWERGATE_3D]    = { "3d0",
92                                                 {MC_CLIENT_NV, MC_CLIENT_LAST} },
93         [TEGRA_POWERGATE_PCIE]  = { "pcie",
94                                                 {MC_CLIENT_AFI, MC_CLIENT_LAST} },
95         [TEGRA_POWERGATE_VDEC]  = { "vde",
96                                                 {MC_CLIENT_VDE, MC_CLIENT_LAST} },
97         [TEGRA_POWERGATE_MPE]   = { "mpe",
98                                                 {MC_CLIENT_MPE, MC_CLIENT_LAST} },
99         [TEGRA_POWERGATE_VENC]  = { "ve",
100                                                 {MC_CLIENT_ISP, MC_CLIENT_VI, MC_CLIENT_LAST} },
101         [TEGRA_POWERGATE_CPU1]  = { "cpu1",     {MC_CLIENT_LAST}},
102         [TEGRA_POWERGATE_CPU2]  = { "cpu2",     {MC_CLIENT_LAST}},
103         [TEGRA_POWERGATE_CPU3]  = { "cpu3",     {MC_CLIENT_LAST}},
104         [TEGRA_POWERGATE_A9LP]  = { "a9lp",     {MC_CLIENT_LAST}},
105         [TEGRA_POWERGATE_SATA]  = { "sata",
106                                                 {MC_CLIENT_SATA, MC_CLIENT_LAST} },
107         [TEGRA_POWERGATE_3D1]   = { "3d1",
108                                                 {MC_CLIENT_NV2, MC_CLIENT_LAST} },
109         [TEGRA_POWERGATE_HEG]   = { "heg",
110                                                 {MC_CLIENT_G2, MC_CLIENT_EPP, MC_CLIENT_HC} },
111 };
112
113 static void __iomem *pmc = IO_ADDRESS(TEGRA_PMC_BASE);
114 static void __iomem *mc = IO_ADDRESS(TEGRA_MC_BASE);
115
116 static u32 pmc_read(unsigned long reg)
117 {
118         return readl(pmc + reg);
119 }
120
121 static void pmc_write(u32 val, unsigned long reg)
122 {
123         writel(val, pmc + reg);
124 }
125
126 static u32 mc_read(unsigned long reg)
127 {
128         return readl(mc + reg);
129 }
130
131 static void mc_write(u32 val, unsigned long reg)
132 {
133         writel(val, mc + reg);
134 }
135
136 #if !defined(CONFIG_ARCH_TEGRA_2x_SOC)
137 static void mc_flush(int id)
138 {
139         u32 idx, rst_ctrl, rst_stat;
140         MC_CLIENT mcClientBit;
141         unsigned long flags;
142
143         BUG_ON(id < 0 || id >= tegra_num_powerdomains);
144
145         for (idx = 0; idx < MAX_HOTRESET_CLIENT_NUM; idx++) {
146                 mcClientBit = powergate_partition_info[id].hot_reset_clients[idx];
147                 if (mcClientBit == MC_CLIENT_LAST)
148                         break;
149
150                 spin_lock_irqsave(&tegra_powergate_lock, flags);
151
152                 rst_ctrl = mc_read(MC_CLIENT_HOTRESET_CTRL);
153                 rst_ctrl |= (1 << mcClientBit);
154                 mc_write(rst_ctrl, MC_CLIENT_HOTRESET_CTRL);
155
156                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
157
158                 do {
159                         udelay(10);
160                         rst_stat = mc_read(MC_CLIENT_HOTRESET_STAT);
161                 } while (!(rst_stat & (1 << mcClientBit)));
162         }
163 }
164
165 static void mc_flush_done(int id)
166 {
167         u32 idx, rst_ctrl;
168         MC_CLIENT mcClientBit;
169         unsigned long flags;
170
171         BUG_ON(id < 0 || id >= tegra_num_powerdomains);
172
173         for (idx = 0; idx < MAX_HOTRESET_CLIENT_NUM; idx++) {
174                 mcClientBit = powergate_partition_info[id].hot_reset_clients[idx];
175                 if (mcClientBit == MC_CLIENT_LAST)
176                         break;
177
178                 spin_lock_irqsave(&tegra_powergate_lock, flags);
179
180                 rst_ctrl = mc_read(MC_CLIENT_HOTRESET_CTRL);
181                 rst_ctrl &= ~(1 << mcClientBit);
182                 mc_write(rst_ctrl, MC_CLIENT_HOTRESET_CTRL);
183
184                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
185         }
186
187         wmb();
188 }
189 #else
190 static void mc_flush(int id) {}
191 static void mc_flush_done(int id) {}
192 #endif
193
194 static int tegra_powergate_set(int id, bool new_state)
195 {
196         bool status;
197         unsigned long flags;
198
199         spin_lock_irqsave(&tegra_powergate_lock, flags);
200
201         status = !!(pmc_read(PWRGATE_STATUS) & (1 << id));
202
203         if (status == new_state) {
204                 spin_unlock_irqrestore(&tegra_powergate_lock, flags);
205                 return -EINVAL;
206         }
207
208         pmc_write(PWRGATE_TOGGLE_START | id, PWRGATE_TOGGLE);
209
210         spin_unlock_irqrestore(&tegra_powergate_lock, flags);
211
212         return 0;
213 }
214
215 int tegra_powergate_power_on(int id)
216 {
217         if (id < 0 || id >= tegra_num_powerdomains)
218                 return -EINVAL;
219
220         return tegra_powergate_set(id, true);
221 }
222
223 int tegra_powergate_power_off(int id)
224 {
225         if (id < 0 || id >= tegra_num_powerdomains)
226                 return -EINVAL;
227
228         mc_flush(id);
229
230         return tegra_powergate_set(id, false);
231 }
232
233 int tegra_powergate_is_powered(int id)
234 {
235         u32 status;
236
237         if (id < 0 || id >= tegra_num_powerdomains)
238                 return -EINVAL;
239
240         status = pmc_read(PWRGATE_STATUS) & (1 << id);
241         return !!status;
242 }
243
244 int tegra_powergate_remove_clamping(int id)
245 {
246         u32 mask;
247
248         if (id < 0 || id >= tegra_num_powerdomains)
249                 return -EINVAL;
250
251         /*
252          * PCIE and VDE clamping masks are swapped with respect to their
253          * partition ids
254          */
255         if (id ==  TEGRA_POWERGATE_VDEC)
256                 mask = (1 << TEGRA_POWERGATE_PCIE);
257         else if (id == TEGRA_POWERGATE_PCIE)
258                 mask = (1 << TEGRA_POWERGATE_VDEC);
259         else
260                 mask = (1 << id);
261
262         pmc_write(mask, REMOVE_CLAMPING);
263
264         return 0;
265 }
266
267 /* Must be called with clk disabled, and returns with clk enabled */
268 static int tegra_powergate_reset_module(struct clk *clk)
269 {
270         int ret;
271
272         tegra_periph_reset_assert(clk);
273
274         udelay(10);
275
276         ret = clk_enable(clk);
277         if (ret)
278                 return ret;
279
280         udelay(10);
281
282         tegra_periph_reset_deassert(clk);
283
284         return 0;
285 }
286
287 /* Must be called with clk disabled, and returns with clk enabled */
288 int tegra_powergate_sequence_power_up(int id, struct clk *clk)
289 {
290         int ret;
291
292         if (tegra_powergate_is_powered(id))
293                 return tegra_powergate_reset_module(clk);
294
295         tegra_periph_reset_assert(clk);
296
297         ret = tegra_powergate_power_on(id);
298         if (ret)
299                 goto err_power;
300
301         ret = clk_prepare_enable(clk);
302         if (ret)
303                 goto err_clk;
304
305         udelay(10);
306
307         ret = tegra_powergate_remove_clamping(id);
308         if (ret)
309                 goto err_clamp;
310
311         udelay(10);
312         tegra_periph_reset_deassert(clk);
313
314         mc_flush_done(id);
315
316         return 0;
317
318 err_clamp:
319         clk_disable_unprepare(clk);
320 err_clk:
321         tegra_powergate_power_off(id);
322 err_power:
323         return ret;
324 }
325
326 int tegra_cpu_powergate_id(int cpuid)
327 {
328         if (cpuid > 0 && cpuid < tegra_num_cpu_domains)
329                 return tegra_cpu_domains[cpuid];
330
331         return -EINVAL;
332 }
333
334 int __init tegra_powergate_init(void)
335 {
336         switch (tegra_chip_id) {
337         case TEGRA20:
338                 tegra_num_powerdomains = 7;
339                 break;
340         case TEGRA30:
341                 tegra_num_powerdomains = 14;
342                 tegra_num_cpu_domains = 4;
343                 tegra_cpu_domains = tegra30_cpu_domains;
344                 break;
345         default:
346                 /* Unknown Tegra variant. Disable powergating */
347                 tegra_num_powerdomains = 0;
348                 break;
349         }
350
351         return 0;
352 }
353
354 const char* tegra_powergate_get_name(int id)
355 {
356         if (id < 0 || id >= tegra_num_powerdomains)
357                 return "invalid";
358
359         return powergate_partition_info[id].name;
360 }
361
362 #ifdef CONFIG_DEBUG_FS
363
364 static int powergate_show(struct seq_file *s, void *data)
365 {
366         int i;
367
368         seq_printf(s, " powergate powered\n");
369         seq_printf(s, "------------------\n");
370
371         for (i = 0; i < tegra_num_powerdomains; i++)
372                 seq_printf(s, " %9s %7s\n", powergate_partition_info[i].name,
373                         tegra_powergate_is_powered(i) ? "yes" : "no");
374         return 0;
375 }
376
377 static int powergate_open(struct inode *inode, struct file *file)
378 {
379         return single_open(file, powergate_show, inode->i_private);
380 }
381
382 static const struct file_operations powergate_fops = {
383         .open           = powergate_open,
384         .read           = seq_read,
385         .llseek         = seq_lseek,
386         .release        = single_release,
387 };
388
389 int __init tegra_powergate_debugfs_init(void)
390 {
391         struct dentry *d;
392
393         if (powergate_name) {
394                 d = debugfs_create_file("powergate", S_IRUGO, NULL, NULL,
395                         &powergate_fops);
396                 if (!d)
397                         return -ENOMEM;
398         }
399
400         return 0;
401 }
402
403 #endif