ARM: tegra: Redesign Tegra CPU reset handling
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (C) 2010-2011 NVIDIA Corporation
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26
27 enum tegra_suspend_mode {
28         TEGRA_SUSPEND_NONE = 0,
29         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
30         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
31         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
32         TEGRA_MAX_SUSPEND_MODE,
33 };
34
35 struct tegra_suspend_platform_data {
36         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
37         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
38         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
39         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
40         bool corereq_high;         /* Core power request active-high */
41         bool sysclkreq_high;       /* System clock request is active-high */
42         enum tegra_suspend_mode suspend_mode;
43         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
44 };
45
46 unsigned long tegra_cpu_power_good_time(void);
47 unsigned long tegra_cpu_power_off_time(void);
48 unsigned long tegra_cpu_lp2_min_residency(void);
49 void tegra_clear_cpu_in_lp2(int cpu);
50 bool tegra_set_cpu_in_lp2(int cpu);
51
52 int tegra_suspend_dram(enum tegra_suspend_mode mode);
53
54 #define TEGRA_POWER_SDRAM_SELFREFRESH   0x400   /* SDRAM is in self-refresh */
55
56 #define TEGRA_POWER_CLUSTER_G           0x1000  /* G CPU */
57 #define TEGRA_POWER_CLUSTER_LP          0x2000  /* LP CPU */
58 #define TEGRA_POWER_CLUSTER_MASK        0x3000
59 #define TEGRA_POWER_CLUSTER_IMMEDIATE   0x4000  /* Immediate wake */
60 #define TEGRA_POWER_CLUSTER_FORCE       0x8000  /* Force switch */
61
62 #define FLOW_CTRL_CLUSTER_CONTROL \
63         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
64
65 #define FUSE_SKU_DIRECT_CONFIG \
66         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
67 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
68 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
69
70 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
71
72 unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
73 unsigned int tegra_get_slowest_cpu_n(void);
74 unsigned long tegra_cpu_lowest_speed(void);
75 unsigned long tegra_cpu_highest_speed(void);
76 int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
77
78 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
79 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
80 void tegra_auto_hotplug_exit(void);
81 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
82 #else
83 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
84 { return 0; }
85 static inline void tegra_auto_hotplug_exit(void)
86 { }
87 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
88 { }
89 #endif
90
91 u64 tegra_rtc_read_ms(void);
92
93 /*
94  * Callbacks for platform drivers to implement.
95  */
96 extern void (*tegra_deep_sleep)(int);
97
98 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
99
100 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
101
102 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
103 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
104 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
105 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
106 { return -EPERM; }
107 #define tegra_cluster_switch_prolog(flags) do {} while(0)
108 #define tegra_cluster_switch_epilog(flags) do {} while(0)
109 static inline bool is_g_cluster_present(void)
110 { return true; }
111 static inline unsigned int is_lp_cluster(void)
112 { return 0; }
113 #define tegra_lp0_suspend_mc() do {} while(0)
114 #define tegra_lp0_resume_mc() do {} while(0)
115 void tegra2_lp0_suspend_init(void);
116
117 #else
118
119 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
120 #define DEBUG_CLUSTER_SWITCH 1          /* Should be zero for shipping code */
121 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
122
123 #ifdef CONFIG_PM_SLEEP
124 int tegra_cluster_control(unsigned int us, unsigned int flags);
125 void tegra_cluster_switch_prolog(unsigned int flags);
126 void tegra_cluster_switch_epilog(unsigned int flags);
127 void tegra_lp0_suspend_mc(void);
128 void tegra_lp0_resume_mc(void);
129 #else
130 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
131 {
132         return -EPERM;
133 }
134 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
135 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
136 static inline void tegra_lp0_suspend_mc(void) {}
137 static inline void tegra_lp0_resume_mc(void) {}
138 #endif
139
140 static inline bool is_g_cluster_present(void)
141 {
142         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
143         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
144                 return false;
145         return true;
146 }
147 static inline unsigned int is_lp_cluster(void)
148 {
149         unsigned int reg;
150         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
151         return (reg & 1); /* 0 == G, 1 == LP*/
152 }
153 #endif
154
155 static inline void tegra_lp0_suspend_init(void)
156 {
157 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
158         tegra2_lp0_suspend_init();
159 #endif
160 }
161
162 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
163 void tegra2_lp2_set_trigger(unsigned long cycles);
164 unsigned long tegra2_lp2_timer_remain(void);
165 #endif
166
167 static inline void tegra_lp2_set_trigger(unsigned long cycles)
168 {
169 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
170         tegra2_lp2_set_trigger(cycles);
171 #endif
172 }
173
174 static inline unsigned long tegra_lp2_timer_remain(void)
175 {
176 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
177         return tegra2_lp2_timer_remain();
178 #endif
179 }
180
181 #if DEBUG_CLUSTER_SWITCH
182 extern unsigned int tegra_cluster_debug;
183 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
184 #else
185 #define DEBUG_CLUSTER(x) do { } while (0)
186 #endif
187 #if PARAMETERIZE_CLUSTER_SWITCH
188 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
189 #else
190 static inline void tegra_cluster_switch_set_parameters(
191         unsigned int us, unsigned int flags)
192 { }
193 #endif
194
195 #ifdef CONFIG_SMP
196 extern bool tegra_all_cpus_booted __read_mostly;
197 #else
198 #define tegra_all_cpus_booted (true)
199 #endif
200
201 #endif /* _MACH_TEGRA_PM_H_ */