Revert "arm: tegra: optimize L2 enable/disable paths for secureos"
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (c) 2010-2012, NVIDIA CORPORATION.  All rights reserved.
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28 #include <linux/clkdev.h>
29
30 #include <mach/iomap.h>
31
32 #define PMC_SCRATCH0            0x50
33 #define PMC_SCRATCH1            0x54
34 #define PMC_SCRATCH4            0x60
35
36 enum tegra_suspend_mode {
37         TEGRA_SUSPEND_NONE = 0,
38         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
39         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
40         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
41         TEGRA_MAX_SUSPEND_MODE,
42 };
43
44 enum suspend_stage {
45         TEGRA_SUSPEND_BEFORE_PERIPHERAL,
46         TEGRA_SUSPEND_BEFORE_CPU,
47 };
48
49 enum resume_stage {
50         TEGRA_RESUME_AFTER_PERIPHERAL,
51         TEGRA_RESUME_AFTER_CPU,
52 };
53
54 struct tegra_suspend_platform_data {
55         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
56         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
57         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
58         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
59         bool corereq_high;         /* Core power request active-high */
60         bool sysclkreq_high;       /* System clock request is active-high */
61         bool combined_req;         /* if core & CPU power requests are combined */
62         enum tegra_suspend_mode suspend_mode;
63         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
64         void (*board_suspend)(int lp_state, enum suspend_stage stg);
65         /* lp_state = 0 for LP0 state, 1 for LP1 state, 2 for LP2 state */
66         void (*board_resume)(int lp_state, enum resume_stage stg);
67         unsigned int cpu_resume_boost;  /* CPU frequency resume boost in kHz */
68 };
69
70 /* clears io dpd settings before kernel code */
71 void tegra_bl_io_dpd_cleanup(void);
72
73 unsigned long tegra_cpu_power_good_time(void);
74 unsigned long tegra_cpu_power_off_time(void);
75 unsigned long tegra_cpu_lp2_min_residency(void);
76 void tegra_clear_cpu_in_lp2(int cpu);
77 bool tegra_set_cpu_in_lp2(int cpu);
78
79 int tegra_suspend_dram(enum tegra_suspend_mode mode, unsigned int flags);
80
81 #define FLOW_CTRL_CLUSTER_CONTROL \
82         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
83
84 #define FLOW_CTRL_CPU_PWR_CSR \
85         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x38)
86 #define FLOW_CTRL_CPU_PWR_CSR_RAIL_ENABLE       1
87
88 #define FLOW_CTRL_RAM_REPAIR \
89         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x40)
90 #define FLOW_CTRL_RAM_REPAIR_BYPASS_EN  (1<<2)
91
92 #define FUSE_SKU_DIRECT_CONFIG \
93         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
94 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
95 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
96
97 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
98
99 u64 tegra_rtc_read_ms(void);
100
101 /*
102  * Callbacks for platform drivers to implement.
103  */
104 extern void (*tegra_deep_sleep)(int);
105
106 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
107
108 #if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
109 void tegra_lp0_suspend_mc(void);
110 void tegra_lp0_resume_mc(void);
111 void tegra_lp0_cpu_mode(bool enter);
112 #else
113 static inline void tegra_lp0_suspend_mc(void) {}
114 static inline void tegra_lp0_resume_mc(void) {}
115 static inline void tegra_lp0_cpu_mode(bool enter) {}
116 #endif
117
118 #ifdef CONFIG_TEGRA_CLUSTER_CONTROL
119 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Should be zero for shipping code */
120 #define DEBUG_CLUSTER_SWITCH 0          /* Should be zero for shipping code */
121 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
122
123 static inline bool is_g_cluster_present(void)
124 {
125         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
126         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
127                 return false;
128         return true;
129 }
130 static inline unsigned int is_lp_cluster(void)
131 {
132         unsigned int reg;
133         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
134         return (reg & 1); /* 0 == G, 1 == LP*/
135 }
136 int tegra_cluster_control(unsigned int us, unsigned int flags);
137 void tegra_cluster_switch_prolog(unsigned int flags);
138 void tegra_cluster_switch_epilog(unsigned int flags);
139 #else
140 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
141 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
142 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
143
144 static inline bool is_g_cluster_present(void)   { return true; }
145 static inline unsigned int is_lp_cluster(void)  { return 0; }
146 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
147 {
148         return -EPERM;
149 }
150 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
151 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
152 #endif
153
154 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
155 void tegra2_lp0_suspend_init(void);
156 void tegra2_lp2_set_trigger(unsigned long cycles);
157 unsigned long tegra2_lp2_timer_remain(void);
158 #else
159 void tegra3_lp2_set_trigger(unsigned long cycles);
160 unsigned long tegra3_lp2_timer_remain(void);
161 int tegra3_is_lp2_timer_ready(unsigned int cpu);
162 void tegra3_lp2_timer_cancel_secondary(void);
163 #endif
164
165 static inline void tegra_lp0_suspend_init(void)
166 {
167 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
168         tegra2_lp0_suspend_init();
169 #endif
170 }
171
172 static inline void tegra_lp2_set_trigger(unsigned long cycles)
173 {
174 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
175         tegra2_lp2_set_trigger(cycles);
176 #else
177         tegra3_lp2_set_trigger(cycles);
178 #endif
179 }
180
181 static inline unsigned long tegra_lp2_timer_remain(void)
182 {
183 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
184         return tegra2_lp2_timer_remain();
185 #else
186         return tegra3_lp2_timer_remain();
187 #endif
188 }
189
190 static inline int tegra_is_lp2_timer_ready(unsigned int cpu)
191 {
192 #if defined(CONFIG_TEGRA_LP2_CPU_TIMER) || defined(CONFIG_ARCH_TEGRA_2x_SOC)
193         return 1;
194 #else
195         return tegra3_is_lp2_timer_ready(cpu);
196 #endif
197 }
198
199 static inline void tegra_lp2_timer_cancel_secondary(void)
200 {
201 #ifndef CONFIG_ARCH_TEGRA_2x_SOC
202         tegra3_lp2_timer_cancel_secondary();
203 #endif
204 }
205
206 #if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
207 extern unsigned int tegra_cluster_debug;
208 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
209 #else
210 #define DEBUG_CLUSTER(x) do { } while (0)
211 #endif
212 #if PARAMETERIZE_CLUSTER_SWITCH
213 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
214 #else
215 static inline void tegra_cluster_switch_set_parameters(
216         unsigned int us, unsigned int flags)
217 { }
218 #endif
219
220 #ifdef CONFIG_SMP
221 extern bool tegra_all_cpus_booted __read_mostly;
222 #else
223 #define tegra_all_cpus_booted (true)
224 #endif
225
226 #ifdef CONFIG_TRUSTED_FOUNDATIONS
227 void tegra_generic_smc(u32 type, u32 subtype, u32 arg);
228 #endif
229
230 /* The debug channel uart base physical address */
231 extern unsigned long  debug_uart_port_base;
232
233 extern struct clk *debug_uart_clk;
234 void tegra_console_uart_suspend(void);
235 void tegra_console_uart_resume(void);
236
237 #endif /* _MACH_TEGRA_PM_H_ */