ARM: tegra: power: Clean up cluster control definitions
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (C) 2010-2011 NVIDIA Corporation
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28
29 enum tegra_suspend_mode {
30         TEGRA_SUSPEND_NONE = 0,
31         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
32         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
33         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
34         TEGRA_MAX_SUSPEND_MODE,
35 };
36
37 struct tegra_suspend_platform_data {
38         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
39         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
40         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
41         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
42         bool corereq_high;         /* Core power request active-high */
43         bool sysclkreq_high;       /* System clock request is active-high */
44         enum tegra_suspend_mode suspend_mode;
45         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
46 };
47
48 unsigned long tegra_cpu_power_good_time(void);
49 unsigned long tegra_cpu_power_off_time(void);
50 unsigned long tegra_cpu_lp2_min_residency(void);
51 void tegra_clear_cpu_in_lp2(int cpu);
52 bool tegra_set_cpu_in_lp2(int cpu);
53
54 int tegra_suspend_dram(enum tegra_suspend_mode mode);
55
56 #define FLOW_CTRL_CLUSTER_CONTROL \
57         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
58
59 #define FUSE_SKU_DIRECT_CONFIG \
60         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
61 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
62 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
63
64 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
65
66 unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
67 unsigned int tegra_get_slowest_cpu_n(void);
68 unsigned long tegra_cpu_lowest_speed(void);
69 unsigned long tegra_cpu_highest_speed(void);
70 int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
71
72 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
73 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
74 void tegra_auto_hotplug_exit(void);
75 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
76 #else
77 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
78 { return 0; }
79 static inline void tegra_auto_hotplug_exit(void)
80 { }
81 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
82 { }
83 #endif
84
85 u64 tegra_rtc_read_ms(void);
86
87 /*
88  * Callbacks for platform drivers to implement.
89  */
90 extern void (*tegra_deep_sleep)(int);
91
92 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
93
94 #if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
95 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
96 #define DEBUG_CLUSTER_SWITCH 0          /* Should be zero for shipping code */
97 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
98 int tegra_cluster_control(unsigned int us, unsigned int flags);
99 void tegra_cluster_switch_prolog(unsigned int flags);
100 void tegra_cluster_switch_epilog(unsigned int flags);
101 void tegra_lp0_suspend_mc(void);
102 void tegra_lp0_resume_mc(void);
103 #else
104 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
105 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
106 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
107 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
108 {
109         return -EPERM;
110 }
111 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
112 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
113 static inline void tegra_lp0_suspend_mc(void) {}
114 static inline void tegra_lp0_resume_mc(void) {}
115 #endif
116
117 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
118 static inline bool is_g_cluster_present(void)   { return true; }
119 static inline unsigned int is_lp_cluster(void)  { return 0; }
120 void tegra2_lp0_suspend_init(void);
121 #else
122 static inline bool is_g_cluster_present(void)
123 {
124         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
125         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
126                 return false;
127         return true;
128 }
129 static inline unsigned int is_lp_cluster(void)
130 {
131         unsigned int reg;
132         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
133         return (reg & 1); /* 0 == G, 1 == LP*/
134 }
135 #endif
136
137 static inline void tegra_lp0_suspend_init(void)
138 {
139 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
140         tegra2_lp0_suspend_init();
141 #endif
142 }
143
144 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
145 void tegra2_lp2_set_trigger(unsigned long cycles);
146 unsigned long tegra2_lp2_timer_remain(void);
147 #endif
148 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
149 void tegra3_lp2_set_trigger(unsigned long cycles);
150 unsigned long tegra3_lp2_timer_remain(void);
151 #endif
152
153 static inline void tegra_lp2_set_trigger(unsigned long cycles)
154 {
155 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
156         tegra2_lp2_set_trigger(cycles);
157 #endif
158 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
159         tegra3_lp2_set_trigger(cycles);
160 #endif
161 }
162
163 static inline unsigned long tegra_lp2_timer_remain(void)
164 {
165 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
166         return tegra2_lp2_timer_remain();
167 #endif
168 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
169         return tegra3_lp2_timer_remain();
170 #endif
171 }
172
173 #if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
174 extern unsigned int tegra_cluster_debug;
175 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
176 #else
177 #define DEBUG_CLUSTER(x) do { } while (0)
178 #endif
179 #if PARAMETERIZE_CLUSTER_SWITCH
180 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
181 #else
182 static inline void tegra_cluster_switch_set_parameters(
183         unsigned int us, unsigned int flags)
184 { }
185 #endif
186
187 #ifdef CONFIG_SMP
188 extern bool tegra_all_cpus_booted __read_mostly;
189 #else
190 #define tegra_all_cpus_booted (true)
191 #endif
192
193 #endif /* _MACH_TEGRA_PM_H_ */