ARM: tegra: Add Tegra GIC extensions
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (C) 2010-2011 NVIDIA Corporation
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28
29 enum tegra_suspend_mode {
30         TEGRA_SUSPEND_NONE = 0,
31         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
32         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
33         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
34         TEGRA_MAX_SUSPEND_MODE,
35 };
36
37 struct tegra_suspend_platform_data {
38         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
39         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
40         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
41         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
42         bool corereq_high;         /* Core power request active-high */
43         bool sysclkreq_high;       /* System clock request is active-high */
44         enum tegra_suspend_mode suspend_mode;
45         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
46 };
47
48 unsigned long tegra_cpu_power_good_time(void);
49 unsigned long tegra_cpu_power_off_time(void);
50 unsigned long tegra_cpu_lp2_min_residency(void);
51 void tegra_clear_cpu_in_lp2(int cpu);
52 bool tegra_set_cpu_in_lp2(int cpu);
53
54 int tegra_suspend_dram(enum tegra_suspend_mode mode);
55
56 #define TEGRA_POWER_SDRAM_SELFREFRESH   0x400   /* SDRAM is in self-refresh */
57
58 #define TEGRA_POWER_CLUSTER_G           0x1000  /* G CPU */
59 #define TEGRA_POWER_CLUSTER_LP          0x2000  /* LP CPU */
60 #define TEGRA_POWER_CLUSTER_MASK        0x3000
61 #define TEGRA_POWER_CLUSTER_IMMEDIATE   0x4000  /* Immediate wake */
62 #define TEGRA_POWER_CLUSTER_FORCE       0x8000  /* Force switch */
63
64 #define FLOW_CTRL_CLUSTER_CONTROL \
65         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
66
67 #define FUSE_SKU_DIRECT_CONFIG \
68         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
69 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
70 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
71
72 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
73
74 unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
75 unsigned int tegra_get_slowest_cpu_n(void);
76 unsigned long tegra_cpu_lowest_speed(void);
77 unsigned long tegra_cpu_highest_speed(void);
78 int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
79
80 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
81 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
82 void tegra_auto_hotplug_exit(void);
83 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
84 #else
85 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
86 { return 0; }
87 static inline void tegra_auto_hotplug_exit(void)
88 { }
89 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
90 { }
91 #endif
92
93 u64 tegra_rtc_read_ms(void);
94
95 /*
96  * Callbacks for platform drivers to implement.
97  */
98 extern void (*tegra_deep_sleep)(int);
99
100 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
101
102 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
103
104 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
105 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
106 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
107 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
108 { return -EPERM; }
109 #define tegra_cluster_switch_prolog(flags) do {} while(0)
110 #define tegra_cluster_switch_epilog(flags) do {} while(0)
111 static inline bool is_g_cluster_present(void)
112 { return true; }
113 static inline unsigned int is_lp_cluster(void)
114 { return 0; }
115 #define tegra_lp0_suspend_mc() do {} while(0)
116 #define tegra_lp0_resume_mc() do {} while(0)
117 void tegra2_lp0_suspend_init(void);
118
119 #else
120
121 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
122 #define DEBUG_CLUSTER_SWITCH 1          /* Should be zero for shipping code */
123 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
124
125 #ifdef CONFIG_PM_SLEEP
126 int tegra_cluster_control(unsigned int us, unsigned int flags);
127 void tegra_cluster_switch_prolog(unsigned int flags);
128 void tegra_cluster_switch_epilog(unsigned int flags);
129 void tegra_lp0_suspend_mc(void);
130 void tegra_lp0_resume_mc(void);
131 #else
132 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
133 {
134         return -EPERM;
135 }
136 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
137 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
138 static inline void tegra_lp0_suspend_mc(void) {}
139 static inline void tegra_lp0_resume_mc(void) {}
140 #endif
141
142 static inline bool is_g_cluster_present(void)
143 {
144         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
145         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
146                 return false;
147         return true;
148 }
149 static inline unsigned int is_lp_cluster(void)
150 {
151         unsigned int reg;
152         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
153         return (reg & 1); /* 0 == G, 1 == LP*/
154 }
155 #endif
156
157 static inline void tegra_lp0_suspend_init(void)
158 {
159 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
160         tegra2_lp0_suspend_init();
161 #endif
162 }
163
164 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
165 void tegra2_lp2_set_trigger(unsigned long cycles);
166 unsigned long tegra2_lp2_timer_remain(void);
167 #endif
168
169 static inline void tegra_lp2_set_trigger(unsigned long cycles)
170 {
171 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
172         tegra2_lp2_set_trigger(cycles);
173 #endif
174 }
175
176 static inline unsigned long tegra_lp2_timer_remain(void)
177 {
178 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
179         return tegra2_lp2_timer_remain();
180 #endif
181 }
182
183 #if DEBUG_CLUSTER_SWITCH
184 extern unsigned int tegra_cluster_debug;
185 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
186 #else
187 #define DEBUG_CLUSTER(x) do { } while (0)
188 #endif
189 #if PARAMETERIZE_CLUSTER_SWITCH
190 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
191 #else
192 static inline void tegra_cluster_switch_set_parameters(
193         unsigned int us, unsigned int flags)
194 { }
195 #endif
196
197 #ifdef CONFIG_SMP
198 extern bool tegra_all_cpus_booted __read_mostly;
199 #else
200 #define tegra_all_cpus_booted (true)
201 #endif
202
203 #endif /* _MACH_TEGRA_PM_H_ */