arm: tegra: Set Core to 0.95V in LP1
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (c) 2010-2012, NVIDIA CORPORATION.  All rights reserved.
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28 #include <linux/clkdev.h>
29
30 #include <mach/iomap.h>
31
32 #define PMC_SCRATCH0            0x50
33 #define PMC_SCRATCH1            0x54
34 #define PMC_SCRATCH4            0x60
35
36 enum tegra_suspend_mode {
37         TEGRA_SUSPEND_NONE = 0,
38         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
39         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
40         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
41         TEGRA_MAX_SUSPEND_MODE,
42 };
43
44 enum suspend_stage {
45         TEGRA_SUSPEND_BEFORE_PERIPHERAL,
46         TEGRA_SUSPEND_BEFORE_CPU,
47 };
48
49 enum resume_stage {
50         TEGRA_RESUME_AFTER_PERIPHERAL,
51         TEGRA_RESUME_AFTER_CPU,
52 };
53
54 struct tegra_suspend_platform_data {
55         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
56         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
57         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
58         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
59         bool corereq_high;         /* Core power request active-high */
60         bool sysclkreq_high;       /* System clock request is active-high */
61         bool combined_req;         /* if core & CPU power requests are combined */
62         enum tegra_suspend_mode suspend_mode;
63         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
64         void (*board_suspend)(int lp_state, enum suspend_stage stg);
65         /* lp_state = 0 for LP0 state, 1 for LP1 state, 2 for LP2 state */
66         void (*board_resume)(int lp_state, enum resume_stage stg);
67         unsigned int cpu_resume_boost;  /* CPU frequency resume boost in kHz */
68 #ifdef CONFIG_TEGRA_LP1_950
69         bool lp1_lowvolt_support;
70         unsigned int i2c_base_addr;
71         unsigned int pmuslave_addr;
72         unsigned int core_reg_addr;
73         unsigned int lp1_core_volt_low;
74         unsigned int lp1_core_volt_high;
75 #endif
76 };
77
78 /* clears io dpd settings before kernel code */
79 void tegra_bl_io_dpd_cleanup(void);
80
81 unsigned long tegra_cpu_power_good_time(void);
82 unsigned long tegra_cpu_power_off_time(void);
83 unsigned long tegra_cpu_lp2_min_residency(void);
84 void tegra_clear_cpu_in_lp2(int cpu);
85 bool tegra_set_cpu_in_lp2(int cpu);
86
87 int tegra_suspend_dram(enum tegra_suspend_mode mode, unsigned int flags);
88
89 #define FLOW_CTRL_CLUSTER_CONTROL \
90         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
91
92 #define FLOW_CTRL_CPU_PWR_CSR \
93         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x38)
94 #define FLOW_CTRL_CPU_PWR_CSR_RAIL_ENABLE       1
95
96 #define FLOW_CTRL_RAM_REPAIR \
97         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x40)
98 #define FLOW_CTRL_RAM_REPAIR_BYPASS_EN  (1<<2)
99
100 #define FUSE_SKU_DIRECT_CONFIG \
101         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
102 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
103 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
104
105 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
106
107 u64 tegra_rtc_read_ms(void);
108
109 /*
110  * Callbacks for platform drivers to implement.
111  */
112 extern void (*tegra_deep_sleep)(int);
113
114 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
115
116 #if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
117 void tegra_lp0_suspend_mc(void);
118 void tegra_lp0_resume_mc(void);
119 void tegra_lp0_cpu_mode(bool enter);
120 #else
121 static inline void tegra_lp0_suspend_mc(void) {}
122 static inline void tegra_lp0_resume_mc(void) {}
123 static inline void tegra_lp0_cpu_mode(bool enter) {}
124 #endif
125
126 #ifdef CONFIG_TEGRA_CLUSTER_CONTROL
127 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Should be zero for shipping code */
128 #define DEBUG_CLUSTER_SWITCH 0          /* Should be zero for shipping code */
129 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
130
131 static inline bool is_g_cluster_present(void)
132 {
133         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
134         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
135                 return false;
136         return true;
137 }
138 static inline unsigned int is_lp_cluster(void)
139 {
140         unsigned int reg;
141         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
142         return (reg & 1); /* 0 == G, 1 == LP*/
143 }
144 int tegra_cluster_control(unsigned int us, unsigned int flags);
145 void tegra_cluster_switch_prolog(unsigned int flags);
146 void tegra_cluster_switch_epilog(unsigned int flags);
147 #else
148 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
149 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
150 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
151
152 static inline bool is_g_cluster_present(void)   { return true; }
153 static inline unsigned int is_lp_cluster(void)  { return 0; }
154 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
155 {
156         return -EPERM;
157 }
158 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
159 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
160 #endif
161
162 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
163 void tegra2_lp0_suspend_init(void);
164 void tegra2_lp2_set_trigger(unsigned long cycles);
165 unsigned long tegra2_lp2_timer_remain(void);
166 #else
167 void tegra3_lp2_set_trigger(unsigned long cycles);
168 unsigned long tegra3_lp2_timer_remain(void);
169 int tegra3_is_lp2_timer_ready(unsigned int cpu);
170 void tegra3_lp2_timer_cancel_secondary(void);
171 #endif
172
173 static inline void tegra_lp0_suspend_init(void)
174 {
175 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
176         tegra2_lp0_suspend_init();
177 #endif
178 }
179
180 static inline void tegra_lp2_set_trigger(unsigned long cycles)
181 {
182 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
183         tegra2_lp2_set_trigger(cycles);
184 #else
185         tegra3_lp2_set_trigger(cycles);
186 #endif
187 }
188
189 static inline unsigned long tegra_lp2_timer_remain(void)
190 {
191 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
192         return tegra2_lp2_timer_remain();
193 #else
194         return tegra3_lp2_timer_remain();
195 #endif
196 }
197
198 static inline int tegra_is_lp2_timer_ready(unsigned int cpu)
199 {
200 #if defined(CONFIG_TEGRA_LP2_CPU_TIMER) || defined(CONFIG_ARCH_TEGRA_2x_SOC)
201         return 1;
202 #else
203         return tegra3_is_lp2_timer_ready(cpu);
204 #endif
205 }
206
207 static inline void tegra_lp2_timer_cancel_secondary(void)
208 {
209 #ifndef CONFIG_ARCH_TEGRA_2x_SOC
210         tegra3_lp2_timer_cancel_secondary();
211 #endif
212 }
213
214 #if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
215 extern unsigned int tegra_cluster_debug;
216 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
217 #else
218 #define DEBUG_CLUSTER(x) do { } while (0)
219 #endif
220 #if PARAMETERIZE_CLUSTER_SWITCH
221 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
222 #else
223 static inline void tegra_cluster_switch_set_parameters(
224         unsigned int us, unsigned int flags)
225 { }
226 #endif
227
228 #ifdef CONFIG_SMP
229 extern bool tegra_all_cpus_booted __read_mostly;
230 #else
231 #define tegra_all_cpus_booted (true)
232 #endif
233
234 #ifdef CONFIG_TRUSTED_FOUNDATIONS
235 void tegra_generic_smc(u32 type, u32 subtype, u32 arg);
236 #endif
237
238 /* The debug channel uart base physical address */
239 extern unsigned long  debug_uart_port_base;
240
241 extern struct clk *debug_uart_clk;
242 void tegra_console_uart_suspend(void);
243 void tegra_console_uart_resume(void);
244
245 #endif /* _MACH_TEGRA_PM_H_ */