ARM: Tegra: Support to update edp zones
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/suspend.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (C) 2011 NVIDIA Corporation
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_SUSPEND_H_
23 #define _MACH_TEGRA_SUSPEND_H_
24
25 #include <linux/mutex.h>
26
27 enum tegra_suspend_mode {
28         TEGRA_SUSPEND_NONE = 0,
29         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
30         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
31         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
32         TEGRA_MAX_SUSPEND_MODE,
33 };
34
35 struct tegra_suspend_platform_data {
36         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
37         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
38         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
39         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
40         bool corereq_high;         /* Core power request active-high */
41         bool sysclkreq_high;       /* System clock request is active-high */
42         enum tegra_suspend_mode suspend_mode;
43         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
44 };
45
46 unsigned long tegra_cpu_power_good_time(void);
47 unsigned long tegra_cpu_power_off_time(void);
48 unsigned long tegra_cpu_lp2_min_residency(void);
49
50 #define TEGRA_POWER_SDRAM_SELFREFRESH   0x400   /* SDRAM is in self-refresh */
51
52 #define TEGRA_POWER_CLUSTER_G           0x1000  /* G CPU */
53 #define TEGRA_POWER_CLUSTER_LP          0x2000  /* LP CPU */
54 #define TEGRA_POWER_CLUSTER_MASK        0x3000
55 #define TEGRA_POWER_CLUSTER_IMMEDIATE   0x4000  /* Immediate wake */
56 #define TEGRA_POWER_CLUSTER_FORCE       0x8000  /* Force switch */
57
58 #define FLOW_CTRL_CLUSTER_CONTROL \
59         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
60
61 #define FUSE_SKU_DIRECT_CONFIG \
62         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
63 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
64 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
65
66 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
67 void tegra2_lp0_suspend_init(void);
68 #else
69 static inline void tegra2_lp0_suspend_init(void)
70 {
71 }
72 #endif
73 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
74
75 void tegra_idle_lp2(void);
76
77 unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
78 unsigned int tegra_get_slowest_cpu_n(void);
79 unsigned long tegra_cpu_lowest_speed(void);
80 unsigned long tegra_cpu_highest_speed(void);
81 int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
82
83 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
84 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
85 void tegra_auto_hotplug_exit(void);
86 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
87 #else
88 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
89 { return 0; }
90 static inline void tegra_auto_hotplug_exit(void)
91 { }
92 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
93 { }
94 #endif
95
96 u64 tegra_rtc_read_ms(void);
97
98 /*
99  * Callbacks for platform drivers to implement.
100  */
101 extern void (*tegra_deep_sleep)(int);
102
103 void tegra_idle_lp2_last(unsigned int flags);
104 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
105 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
106 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
107 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
108 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
109 { return -EPERM; }
110 #define tegra_cluster_switch_prolog(flags) do {} while(0)
111 #define tegra_cluster_switch_epilog(flags) do {} while(0)
112 static inline bool is_g_cluster_present(void)
113 { return true; }
114 static inline unsigned int is_lp_cluster(void)
115 { return 0; }
116 #define tegra_lp0_suspend_mc() do {} while(0)
117 #define tegra_lp0_resume_mc() do {} while(0)
118 #else
119 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
120 #define DEBUG_CLUSTER_SWITCH 1          /* Should be zero for shipping code */
121 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
122 int tegra_cluster_control(unsigned int us, unsigned int flags);
123 void tegra_cluster_switch_prolog(unsigned int flags);
124 void tegra_cluster_switch_epilog(unsigned int flags);
125 static inline bool is_g_cluster_present(void)
126 {
127         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
128         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
129                 return false;
130         return true;
131 }
132 static inline unsigned int is_lp_cluster(void)
133 {
134         unsigned int reg;
135         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
136         return (reg & 1); /* 0 == G, 1 == LP*/
137 }
138 void tegra_lp0_suspend_mc(void);
139 void tegra_lp0_resume_mc(void);
140 #endif
141
142 #if DEBUG_CLUSTER_SWITCH
143 extern unsigned int tegra_cluster_debug;
144 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
145 #else
146 #define DEBUG_CLUSTER(x) do { } while (0)
147 #endif
148 #if PARAMETERIZE_CLUSTER_SWITCH
149 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
150 #else
151 static inline void tegra_cluster_switch_set_parameters(
152         unsigned int us, unsigned int flags)
153 { }
154 #endif
155
156 #endif /* _MACH_TEGRA_SUSPEND_H_ */