ARM: tegra: power: Add CPU EDP support
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/suspend.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  *
6  * Author:
7  *      Colin Cross <ccross@google.com>
8  *
9  * This software is licensed under the terms of the GNU General Public
10  * License version 2, as published by the Free Software Foundation, and
11  * may be copied, distributed, and modified under those terms.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  */
19
20
21 #ifndef _MACH_TEGRA_SUSPEND_H_
22 #define _MACH_TEGRA_SUSPEND_H_
23
24 #include <linux/mutex.h>
25
26 enum tegra_suspend_mode {
27         TEGRA_SUSPEND_NONE = 0,
28         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
29         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
30         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
31         TEGRA_MAX_SUSPEND_MODE,
32 };
33
34 struct tegra_suspend_platform_data {
35         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
36         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
37         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
38         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
39         bool corereq_high;         /* Core power request active-high */
40         bool sysclkreq_high;       /* System clock request is active-high */
41         enum tegra_suspend_mode suspend_mode;
42 };
43
44 unsigned long tegra_cpu_power_good_time(void);
45 unsigned long tegra_cpu_power_off_time(void);
46
47 #define TEGRA_POWER_SDRAM_SELFREFRESH   0x400   /* SDRAM is in self-refresh */
48
49 #define TEGRA_POWER_CLUSTER_G           0x1000  /* G CPU */
50 #define TEGRA_POWER_CLUSTER_LP          0x2000  /* LP CPU */
51 #define TEGRA_POWER_CLUSTER_MASK        0x3000
52 #define TEGRA_POWER_CLUSTER_IMMEDIATE   0x4000  /* Immediate wake */
53 #define TEGRA_POWER_CLUSTER_FORCE       0x8000  /* Force switch */
54
55 #define FLOW_CTRL_CLUSTER_CONTROL \
56         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
57
58 #define FUSE_SKU_DIRECT_CONFIG \
59         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
60 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
61 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
62
63 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
64 void tegra2_lp0_suspend_init(void);
65 #else
66 static inline void tegra2_lp0_suspend_init(void)
67 {
68 }
69 #endif
70 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
71
72 void tegra_idle_lp2(void);
73
74 struct tegra_edp_limits {
75         int     temperature;
76         unsigned int freq_limits[CONFIG_NR_CPUS];
77 };
78 #ifdef CONFIG_TEGRA_EDP_LIMITS
79 void tegra_init_cpu_edp_limits(const struct tegra_edp_limits *limits, int size);
80 #else
81 static inline void tegra_init_cpu_edp_limits(
82         const struct tegra_edp_limits *limits, int size)
83 { }
84 #endif
85
86 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
87 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
88 void tegra_auto_hotplug_exit(void);
89 void tegra_auto_hotplug_governor(unsigned int cpu_freq);
90 #else
91 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
92 { return 0; }
93 static inline void tegra_auto_hotplug_exit(void)
94 { }
95 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq)
96 { }
97 #endif
98
99 u64 tegra_rtc_read_ms(void);
100
101 /*
102  * Callbacks for platform drivers to implement.
103  */
104 extern void (*tegra_deep_sleep)(int);
105
106 void tegra_idle_lp2_last(unsigned int flags);
107 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
108 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
109 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
110 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
111 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
112 { return -EPERM; }
113 #define tegra_cluster_switch_prolog(flags) do {} while(0)
114 #define tegra_cluster_switch_epilog(flags) do {} while(0)
115 static inline bool is_g_cluster_present(void)
116 { return true; }
117 static inline unsigned int is_lp_cluster(void)
118 { return 0; }
119 #define tegra_lp0_suspend_mc() do {} while(0)
120 #define tegra_lp0_resume_mc() do {} while(0)
121 #else
122 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
123 #define DEBUG_CLUSTER_SWITCH 1          /* Should be zero for shipping code */
124 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
125 int tegra_cluster_control(unsigned int us, unsigned int flags);
126 void tegra_cluster_switch_prolog(unsigned int flags);
127 void tegra_cluster_switch_epilog(unsigned int flags);
128 static inline bool is_g_cluster_present(void)
129 {
130         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
131         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
132                 return false;
133         return true;
134 }
135 static inline unsigned int is_lp_cluster(void)
136 {
137         unsigned int reg;
138         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
139         return (reg & 1); /* 0 == G, 1 == LP*/
140 }
141 void tegra_lp0_suspend_mc(void);
142 void tegra_lp0_resume_mc(void);
143 #endif
144
145 #if DEBUG_CLUSTER_SWITCH
146 extern unsigned int tegra_cluster_debug;
147 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
148 #else
149 #define DEBUG_CLUSTER(x) do { } while (0)
150 #endif
151 #if PARAMETERIZE_CLUSTER_SWITCH
152 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
153 #else
154 static inline void tegra_cluster_switch_set_parameters(
155         unsigned int us, unsigned int flags)
156 { }
157 #endif
158
159 #endif /* _MACH_TEGRA_SUSPEND_H_ */