arm: tegra: optimize L2 enable/disable paths for secureos
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (c) 2010-2012, NVIDIA CORPORATION.  All rights reserved.
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28 #include <linux/clkdev.h>
29
30 #include <mach/iomap.h>
31
32 #define PMC_SCRATCH0            0x50
33 #define PMC_SCRATCH1            0x54
34 #define PMC_SCRATCH4            0x60
35
36 enum tegra_suspend_mode {
37         TEGRA_SUSPEND_NONE = 0,
38         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
39         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
40         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
41         TEGRA_MAX_SUSPEND_MODE,
42 };
43
44 enum suspend_stage {
45         TEGRA_SUSPEND_BEFORE_PERIPHERAL,
46         TEGRA_SUSPEND_BEFORE_CPU,
47 };
48
49 enum resume_stage {
50         TEGRA_RESUME_AFTER_PERIPHERAL,
51         TEGRA_RESUME_AFTER_CPU,
52 };
53
54 struct tegra_suspend_platform_data {
55         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
56         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
57         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
58         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
59         bool corereq_high;         /* Core power request active-high */
60         bool sysclkreq_high;       /* System clock request is active-high */
61         bool combined_req;         /* if core & CPU power requests are combined */
62         enum tegra_suspend_mode suspend_mode;
63         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
64         void (*board_suspend)(int lp_state, enum suspend_stage stg);
65         /* lp_state = 0 for LP0 state, 1 for LP1 state, 2 for LP2 state */
66         void (*board_resume)(int lp_state, enum resume_stage stg);
67         unsigned int cpu_resume_boost;  /* CPU frequency resume boost in kHz */
68 #ifdef CONFIG_TEGRA_LP1_950
69         bool lp1_lowvolt_support;
70         unsigned int i2c_base_addr;
71         unsigned int pmuslave_addr;
72         unsigned int core_reg_addr;
73         unsigned int lp1_core_volt_low;
74         unsigned int lp1_core_volt_high;
75 #endif
76 };
77
78 /* clears io dpd settings before kernel code */
79 void tegra_bl_io_dpd_cleanup(void);
80
81 unsigned long tegra_cpu_power_good_time(void);
82 unsigned long tegra_cpu_power_off_time(void);
83 unsigned long tegra_cpu_lp2_min_residency(void);
84 void tegra_clear_cpu_in_lp2(int cpu);
85 bool tegra_set_cpu_in_lp2(int cpu);
86 bool tegra_is_cpu_in_lp2(int cpu);
87
88 int tegra_suspend_dram(enum tegra_suspend_mode mode, unsigned int flags);
89
90 #define FLOW_CTRL_CLUSTER_CONTROL \
91         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
92
93 #define FLOW_CTRL_CPU_PWR_CSR \
94         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x38)
95 #define FLOW_CTRL_CPU_PWR_CSR_RAIL_ENABLE       1
96
97 #define FLOW_CTRL_RAM_REPAIR \
98         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x40)
99 #define FLOW_CTRL_RAM_REPAIR_BYPASS_EN  (1<<2)
100
101 #define FUSE_SKU_DIRECT_CONFIG \
102         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
103 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
104 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
105
106 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
107
108 u64 tegra_rtc_read_ms(void);
109
110 /*
111  * Callbacks for platform drivers to implement.
112  */
113 extern void (*tegra_deep_sleep)(int);
114
115 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
116
117 #if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
118 void tegra_lp0_suspend_mc(void);
119 void tegra_lp0_resume_mc(void);
120 void tegra_lp0_cpu_mode(bool enter);
121 #else
122 static inline void tegra_lp0_suspend_mc(void) {}
123 static inline void tegra_lp0_resume_mc(void) {}
124 static inline void tegra_lp0_cpu_mode(bool enter) {}
125 #endif
126
127 #ifdef CONFIG_TEGRA_CLUSTER_CONTROL
128 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Should be zero for shipping code */
129 #define DEBUG_CLUSTER_SWITCH 0          /* Should be zero for shipping code */
130 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
131
132 static inline bool is_g_cluster_present(void)
133 {
134         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
135         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
136                 return false;
137         return true;
138 }
139 static inline unsigned int is_lp_cluster(void)
140 {
141         unsigned int reg;
142         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
143         return (reg & 1); /* 0 == G, 1 == LP*/
144 }
145 int tegra_cluster_control(unsigned int us, unsigned int flags);
146 void tegra_cluster_switch_prolog(unsigned int flags);
147 void tegra_cluster_switch_epilog(unsigned int flags);
148 #else
149 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
150 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
151 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
152
153 static inline bool is_g_cluster_present(void)   { return true; }
154 static inline unsigned int is_lp_cluster(void)  { return 0; }
155 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
156 {
157         return -EPERM;
158 }
159 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
160 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
161 #endif
162
163 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
164 void tegra2_lp0_suspend_init(void);
165 void tegra2_lp2_set_trigger(unsigned long cycles);
166 unsigned long tegra2_lp2_timer_remain(void);
167 #else
168 void tegra3_lp2_set_trigger(unsigned long cycles);
169 unsigned long tegra3_lp2_timer_remain(void);
170 int tegra3_is_lp2_timer_ready(unsigned int cpu);
171 void tegra3_lp2_timer_cancel_secondary(void);
172 #endif
173
174 static inline void tegra_lp0_suspend_init(void)
175 {
176 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
177         tegra2_lp0_suspend_init();
178 #endif
179 }
180
181 static inline void tegra_lp2_set_trigger(unsigned long cycles)
182 {
183 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
184         tegra2_lp2_set_trigger(cycles);
185 #else
186         tegra3_lp2_set_trigger(cycles);
187 #endif
188 }
189
190 static inline unsigned long tegra_lp2_timer_remain(void)
191 {
192 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
193         return tegra2_lp2_timer_remain();
194 #else
195         return tegra3_lp2_timer_remain();
196 #endif
197 }
198
199 static inline int tegra_is_lp2_timer_ready(unsigned int cpu)
200 {
201 #if defined(CONFIG_TEGRA_LP2_CPU_TIMER) || defined(CONFIG_ARCH_TEGRA_2x_SOC)
202         return 1;
203 #else
204         return tegra3_is_lp2_timer_ready(cpu);
205 #endif
206 }
207
208 static inline void tegra_lp2_timer_cancel_secondary(void)
209 {
210 #ifndef CONFIG_ARCH_TEGRA_2x_SOC
211         tegra3_lp2_timer_cancel_secondary();
212 #endif
213 }
214
215 #if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
216 extern unsigned int tegra_cluster_debug;
217 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
218 #else
219 #define DEBUG_CLUSTER(x) do { } while (0)
220 #endif
221 #if PARAMETERIZE_CLUSTER_SWITCH
222 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
223 #else
224 static inline void tegra_cluster_switch_set_parameters(
225         unsigned int us, unsigned int flags)
226 { }
227 #endif
228
229 #ifdef CONFIG_SMP
230 extern bool tegra_all_cpus_booted __read_mostly;
231 #else
232 #define tegra_all_cpus_booted (true)
233 #endif
234
235 #ifdef CONFIG_TRUSTED_FOUNDATIONS
236 void tegra_generic_smc(u32 type, u32 subtype, u32 arg);
237 void tegra_generic_smc_local(u32 type, u32 subtype, u32 arg);
238 void tegra_generic_smc_uncached(u32 type, u32 subtype, u32 arg);
239 #endif
240
241 /* The debug channel uart base physical address */
242 extern unsigned long  debug_uart_port_base;
243
244 extern struct clk *debug_uart_clk;
245 void tegra_console_uart_suspend(void);
246 void tegra_console_uart_resume(void);
247
248 #endif /* _MACH_TEGRA_PM_H_ */