0c6c55dfc736264c65682dbe08c6e1e30f111462
[linux-3.10.git] / arch / arm / mach-tegra / pm.h
1 /*
2  * arch/arm/mach-tegra/include/mach/pm.h
3  *
4  * Copyright (C) 2010 Google, Inc.
5  * Copyright (C) 2010-2011 NVIDIA Corporation
6  *
7  * Author:
8  *      Colin Cross <ccross@google.com>
9  *
10  * This software is licensed under the terms of the GNU General Public
11  * License version 2, as published by the Free Software Foundation, and
12  * may be copied, distributed, and modified under those terms.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  */
20
21
22 #ifndef _MACH_TEGRA_PM_H_
23 #define _MACH_TEGRA_PM_H_
24
25 #include <linux/mutex.h>
26 #include <linux/init.h>
27 #include <linux/errno.h>
28
29 #include <mach/iomap.h>
30
31 enum tegra_suspend_mode {
32         TEGRA_SUSPEND_NONE = 0,
33         TEGRA_SUSPEND_LP2,      /* CPU voltage off */
34         TEGRA_SUSPEND_LP1,      /* CPU voltage off, DRAM self-refresh */
35         TEGRA_SUSPEND_LP0,      /* CPU + core voltage off, DRAM self-refresh */
36         TEGRA_MAX_SUSPEND_MODE,
37 };
38
39 struct tegra_suspend_platform_data {
40         unsigned long cpu_timer;   /* CPU power good time in us,  LP2/LP1 */
41         unsigned long cpu_off_timer;    /* CPU power off time us, LP2/LP1 */
42         unsigned long core_timer;  /* core power good time in ticks,  LP0 */
43         unsigned long core_off_timer;   /* core power off time ticks, LP0 */
44         bool corereq_high;         /* Core power request active-high */
45         bool sysclkreq_high;       /* System clock request is active-high */
46         enum tegra_suspend_mode suspend_mode;
47         unsigned long cpu_lp2_min_residency; /* Min LP2 state residency in us */
48 };
49
50 unsigned long tegra_cpu_power_good_time(void);
51 unsigned long tegra_cpu_power_off_time(void);
52 unsigned long tegra_cpu_lp2_min_residency(void);
53 void tegra_clear_cpu_in_lp2(int cpu);
54 bool tegra_set_cpu_in_lp2(int cpu);
55
56 int tegra_suspend_dram(enum tegra_suspend_mode mode);
57
58 #define FLOW_CTRL_CLUSTER_CONTROL \
59         (IO_ADDRESS(TEGRA_FLOW_CTRL_BASE) + 0x2c)
60
61 #define FUSE_SKU_DIRECT_CONFIG \
62         (IO_ADDRESS(TEGRA_FUSE_BASE) + 0x1F4)
63 #define FUSE_SKU_DISABLE_ALL_CPUS       (1<<5)
64 #define FUSE_SKU_NUM_DISABLED_CPUS(x)   (((x) >> 3) & 3)
65
66 void __init tegra_init_suspend(struct tegra_suspend_platform_data *plat);
67
68 unsigned int tegra_count_slow_cpus(unsigned long speed_limit);
69 unsigned int tegra_get_slowest_cpu_n(void);
70 unsigned long tegra_cpu_lowest_speed(void);
71 unsigned long tegra_cpu_highest_speed(void);
72 int tegra_cpu_cap_highest_speed(unsigned int *speed_cap);
73
74 #if defined(CONFIG_TEGRA_AUTO_HOTPLUG) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
75 int tegra_auto_hotplug_init(struct mutex *cpu_lock);
76 void tegra_auto_hotplug_exit(void);
77 void tegra_auto_hotplug_governor(unsigned int cpu_freq, bool suspend);
78 #else
79 static inline int tegra_auto_hotplug_init(struct mutex *cpu_lock)
80 { return 0; }
81 static inline void tegra_auto_hotplug_exit(void)
82 { }
83 static inline void tegra_auto_hotplug_governor(unsigned int cpu_freq,
84                                                 bool suspend)
85 { }
86 #endif
87
88 u64 tegra_rtc_read_ms(void);
89
90 /*
91  * Callbacks for platform drivers to implement.
92  */
93 extern void (*tegra_deep_sleep)(int);
94
95 unsigned int tegra_idle_lp2_last(unsigned int us, unsigned int flags);
96
97 #if defined(CONFIG_PM_SLEEP) && !defined(CONFIG_ARCH_TEGRA_2x_SOC)
98 #define INSTRUMENT_CLUSTER_SWITCH 1     /* Should be zero for shipping code */
99 #define DEBUG_CLUSTER_SWITCH 0          /* Should be zero for shipping code */
100 #define PARAMETERIZE_CLUSTER_SWITCH 1   /* Should be zero for shipping code */
101 int tegra_cluster_control(unsigned int us, unsigned int flags);
102 void tegra_cluster_switch_prolog(unsigned int flags);
103 void tegra_cluster_switch_epilog(unsigned int flags);
104 void tegra_lp0_suspend_mc(void);
105 void tegra_lp0_resume_mc(void);
106 void tegra_lp0_cpu_mode(bool enter);
107 #else
108 static inline int tegra_cluster_control(unsigned int us, unsigned int flags)
109 #define INSTRUMENT_CLUSTER_SWITCH 0     /* Must be zero for ARCH_TEGRA_2x_SOC */
110 #define DEBUG_CLUSTER_SWITCH 0          /* Must be zero for ARCH_TEGRA_2x_SOC */
111 #define PARAMETERIZE_CLUSTER_SWITCH 0   /* Must be zero for ARCH_TEGRA_2x_SOC */
112 {
113         return -EPERM;
114 }
115 static inline void tegra_cluster_switch_prolog(unsigned int flags) {}
116 static inline void tegra_cluster_switch_epilog(unsigned int flags) {}
117 static inline void tegra_lp0_suspend_mc(void) {}
118 static inline void tegra_lp0_resume_mc(void) {}
119 static inline void tegra_lp0_cpu_mode(bool enter) {}
120 #endif
121
122 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
123 static inline bool is_g_cluster_present(void)   { return true; }
124 static inline unsigned int is_lp_cluster(void)  { return 0; }
125 void tegra2_lp0_suspend_init(void);
126 #else
127 static inline bool is_g_cluster_present(void)
128 {
129         u32 fuse_sku = readl(FUSE_SKU_DIRECT_CONFIG);
130         if (fuse_sku & FUSE_SKU_DISABLE_ALL_CPUS)
131                 return false;
132         return true;
133 }
134 static inline unsigned int is_lp_cluster(void)
135 {
136         unsigned int reg;
137         reg = readl(FLOW_CTRL_CLUSTER_CONTROL);
138         return (reg & 1); /* 0 == G, 1 == LP*/
139 }
140 #endif
141
142 static inline void tegra_lp0_suspend_init(void)
143 {
144 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
145         tegra2_lp0_suspend_init();
146 #endif
147 }
148
149 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
150 void tegra2_lp2_set_trigger(unsigned long cycles);
151 unsigned long tegra2_lp2_timer_remain(void);
152 #endif
153 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
154 void tegra3_lp2_set_trigger(unsigned long cycles);
155 unsigned long tegra3_lp2_timer_remain(void);
156 #endif
157
158 static inline void tegra_lp2_set_trigger(unsigned long cycles)
159 {
160 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
161         tegra2_lp2_set_trigger(cycles);
162 #endif
163 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
164         tegra3_lp2_set_trigger(cycles);
165 #endif
166 }
167
168 static inline unsigned long tegra_lp2_timer_remain(void)
169 {
170 #ifdef CONFIG_ARCH_TEGRA_2x_SOC
171         return tegra2_lp2_timer_remain();
172 #endif
173 #ifdef CONFIG_ARCH_TEGRA_3x_SOC
174         return tegra3_lp2_timer_remain();
175 #endif
176 }
177
178 #if DEBUG_CLUSTER_SWITCH && 0 /* !!!FIXME!!! THIS IS BROKEN */
179 extern unsigned int tegra_cluster_debug;
180 #define DEBUG_CLUSTER(x) do { if (tegra_cluster_debug) printk x; } while (0)
181 #else
182 #define DEBUG_CLUSTER(x) do { } while (0)
183 #endif
184 #if PARAMETERIZE_CLUSTER_SWITCH
185 void tegra_cluster_switch_set_parameters(unsigned int us, unsigned int flags);
186 #else
187 static inline void tegra_cluster_switch_set_parameters(
188         unsigned int us, unsigned int flags)
189 { }
190 #endif
191
192 #ifdef CONFIG_SMP
193 extern bool tegra_all_cpus_booted __read_mostly;
194 #else
195 #define tegra_all_cpus_booted (true)
196 #endif
197
198 #endif /* _MACH_TEGRA_PM_H_ */